第一顆積體電路問世 │ 科學史上的今天：09/12

從小時候的底片相機，發展到數位相機，如今手機就能拍出許多高清又漂亮的照片，你知道都是多虧了 CIS 晶片嗎？

本文轉載自宜特小學堂〈CIS晶片遇到異常 求助無門怎麼辦〉，如果您對半導體產業新知有興趣，歡迎按下右邊的追蹤，就不會錯過宜特科技的最新文章！

CIS 晶片又稱 CMOS 影像感測器（CMOS Image Sensor），最早是在 1963 年由美國一家半導體公司發明出來的積體電路設計，隨著時代進步，廣泛應用在數位攝影的感光元件中。而人們對攝影鏡頭解析度需求不斷增加，渴望拍出更精美的畫質。

CIS 已從早期數十萬像素，一路朝億級像素邁進，有賴於摩爾定律（Moore’s Law）在半導體微縮製程地演進，使得訊號處理能力顯著提升。如今的 CIS 已經不僅適用於消費型電子產品，在醫療檢測、安防監控領域等應用廣泛，近幾年智慧電車興起，先進駕駛輔助系統（ADAS, Advanced Driver. Assistance Systems）已成為新車的安全標配，未來車用 CIS 的市場更是潛力無窮。

然而，越精密、越高階的 CIS 晶片由於結構比較薄，加上特殊的 3D 堆疊結構，使得研發難度大大提升，當遇到異常（Defect）現象時，想透過分析找出故障的真因也更為困難了。

本文將帶大家認識三大晶片架構，並以案例說明當 CIS 晶片遇到異常，到底我們可以利用那些工具或手法，成功 DEBUG？

一、認識 CIS 三大晶片架構

現今 CIS 晶片架構，可概分為三大類，（一）前照式（Front Side illumination，簡稱FSI）；（二）背照式 （Back Side illumination，簡稱 BSI）；（三）堆疊式 CIS（Stacked CIS）：

（一）前照式（FSI）CIS

為使 CIS 晶片能符合半導體製程導入量產，最初期的 CIS 晶片為前照式 (Front Side illumination，簡稱 FSI) CIS；其感光路徑係透過晶片表面進行收光，不過，前照式 CIS 在效能上的最大致命傷為感光路徑會因晶片的感光元件上方金屬層干擾，而造成光感應敏度衰減。

（二）背照式（BSI）CIS

為使 CIS 晶片能有較佳的光感應敏度，背照式（Back Side illumination ，簡稱 BSI）CIS 技術應運而生。此類型產品的感光路徑，係由薄化至數微米後晶片背面進行收光，藉此大幅提升光感應能力。

而 BSI CIS 的前段製程與 FSI CIS 類似，主要差別在於後段晶片對接與薄化製程。BSI CIS 的製程是在如同 FSI CIS 一般製程後，會將該 CIS 晶片正面與 Carrier wafer 對接。對接後的晶片再針對 CIS 晶片背面進行 Backside grinding 製程至數微米厚度以再增進收光效率，即完成 BSI CIS。

（三）堆疊式（Stacked）CIS

隨著智慧型手機等消費電子應用的蓬勃發展，人們對於拍攝影像的影像處理功能需求也大幅增加，使製作成本更親民與晶片效能更能有效提升，利用晶圓級堆疊技術，將較成熟製程製作的光感測元件（Sensor Chip）晶片，與由先進製程製作、能提供更強大計算能力的特殊應用 IC（Application Specific Integrated Circuit，簡稱 ASIC）晶片、或是再進一步與記憶體（DRAM）晶片進行晶圓級堆疊後，便可製作出兼具高效能與成本效益的堆疊式 CIS（Stacked CIS）晶片（圖一），也是目前最主流的晶片結構。

二、如何找堆疊式（Stacked）CIS 晶片的異常點（Defect）呢?

介紹完三大類 CIS 架構，我們就來進入本文重點：「如何找到堆疊式（Stacked）CIS 晶片的異常點（Defect）?」

由於這類型的 CIS 晶片結構相對複雜，在進行破壞性分析前，需透過電路專家電路分析或熱點（Hot Spot）故障分析，鎖定目標、縮小範圍在 Stacked CIS 晶片中的其一晶片後，針對可疑的失效點／失效層，進行該 CIS 樣品破壞性分析，方可有效地呈現失效點的失效狀態以進行進一步的預防修正措施。

接著，我們將分享宜特故障分析實驗室，是如何（一）利用電性熱點定位；（二）移除非鎖定目標之晶粒（Die），並針對鎖定目標晶粒（Die）逐層分析；（三）電性量測分析；（四）超音波顯微鏡（SAT）分析等四大分析手法交互應用，進行 Stacked CIS 晶片進行故障分析，順利找到異常點（Defect）。

（一）透過電性熱點定位找故障點（Hot Spot）

當CIS晶片具有高阻值（High Resistance）、短路（Short）、漏電（Leakage）或是功能失效（Function Failure）等電性失效時，可依據不同的電性失效模式，經由直流通電或上測試板通電，並透過選擇適合的電性故障分析（EFA, Electrical Failure Analysis）工具來進行電性定位分析。

包括雷射光束電阻異常偵測（Optical Beam Induced Resistance Change，簡稱 OBIRCH）、熱輻射異常偵測顯微鏡（Thermal EMMI）（圖二）、砷化鎵銦微光顯微鏡（InGaAs），藉由故障點定位設備找出可能的異常熱點（Hot Spot）位置，以利後續的物性故障（PFA, Physical Failure Analysis）分析。

（二）移除非鎖定目標之晶粒，並針對鎖定目標晶粒逐層分析

接著，依照上述電性分析縮小可能的異常範圍至光感測元件晶片、ASIC 或記憶體晶片區後，根據 Stacked CIS 晶片堆疊的結構特性，需先將其一側的矽基材移除，方可進行逐層去除（Layer by layer），或層層檢查。

再者，透過特殊分析手法，移除不需保留的晶粒結構，進而露出目標晶粒之最上層金屬層（圖三）。接著，透過逐層去除（Layer by layer），最終在金屬層第一層（Metal 1）找到燒毀現象的異常點（defect） （圖四）。

（三）電性量測分析：導電性原子力顯微鏡（C-AFM, Conductive Atomic Force Microscopy）與奈米探針系統（Nano-prober）的應用

當逐層去除（Layer by Layer）過程當中，除利用電子顯微鏡（SEM） 於故障點區域進行 VC（Voltage Contrast）的電性確認與金屬導線型態觀察外，亦可搭配導電原子力顯微鏡（Conductive Atomic Force Microscopy，簡稱C-AFM）快速掃描該異常區域，以獲得該區域電流分布圖（Current map）（圖五），並量測該接點對矽基板（Si Substrate）的電性表現，進而確認該區域是否有漏電 / 開路等電性異常問題。

在完成C-AFM分析後，若有相關疑似異常路徑需要進一步進行電性量測與定位，可使用奈米探針電性量測(Nano-Prober)進行更精準的異常點定位分析，包括電子束感應電流（EBIC , Electron Beam Induced Current）、電子束吸收電流（EBAC, Electron Beam Absorbed Current）、與電子束感應阻抗偵測（EBIRCH , Electron Beam Induced Resistance Change）等定位法。而Nano-Prober亦可針對電晶體進行電性量測，如Vt、 IdVg、IdVd等基本參數獲取（圖六）。

當透過上述分析手法精準找到異常點後，亦可再透過雙束聚焦離子束（Dual-beam FIB，簡稱DB-FIB）或是穿透式電子顯微鏡（Transmission Electron Microscopy，簡稱TEM）來對異常點進行結構確認，以釐清失效原因（圖七）。

（四）超音波顯微鏡（Scanning Acoustic Tomography，簡稱SAT）分析：於背照式（BSI）／堆疊式（Stacked）CIS晶圓對接製程的應用

超音波顯微鏡（SAT）

超音波顯微鏡（SAT）為藉由超音波於不同密度材料反射速率及回傳能量不同的特性來進行分析，當超音波遇到不同材料的接合介面時，訊號會部分反射及部分穿透，但當超音波遇到空氣（空隙）介面時，訊號則會 100% 反射，機台就會接收這些訊號組成影像。

在背照式（BSI）與堆疊式（Stacked）CIS 製程中晶圓與晶圓對接（bonding）製程中，SAT 可作為偵測晶圓與晶圓之間接合不良造成存在空隙的重要利器（圖八）。

半導體堆疊技術的蓬勃發展，加上人們對影像感測器在消費性電子、車用電子、安控系統等應用，功能需求大幅度增加，CIS 未來將繼續進化，無論是晶圓級對接的製程穩定度分析，或是堆疊式（Stacked）CIS 故障分析，都可以透過宜特實驗室豐富的分析手法，與一站式整合服務精準地分析、加速產品開發、改善產品品質。

本文轉載自中央研究院研之有物，泛科學為宣傳推廣執行單位。

• 整理撰文／郭雅欣、簡克志
• 美術設計／蔡宛潔

手機越來越快， IC 晶片卻越來越小，關鍵是「光學微影」

自光學微影技術出現以來，積體電路（Integrated circuit, IC）的體積跟隨著摩爾定律不斷縮小，到我們踏入 5 奈米量產世代的今日，IC 可以說足足縮小了百萬倍！這樣的成果並非一蹴可幾，而是多年來半導體研發人員和工程師的心血累積而成。中央研究院 111 年知識饗宴的科普講座中，林本堅院士以「光學微影縮 IC 百萬倍」為題目，分享了光學微影這一路走來，如何將半導體元件尺寸愈縮愈小、推向極限。

隨著積體電路（IC）與半導體製程的進展，我們的手機、平板等 3C 產品，體積愈來愈小，速度卻愈來愈快，功能也愈來愈多、愈強大。這歸根究柢，是因為現在的半導體技術把 IC 愈做愈小了，在 3C 產品中可以放入的元件數量愈來愈多，自然能做的事情更多了，效率也增加了。

IC 愈做愈小的關鍵技術在於光學微影（Optical Lithography）。光學微影簡單來說，就是在製作元件的過程中，將元件的組成材料依所需位置「印」在半導體晶圓上的技術。能印出愈精細的圖案，就能製作出愈小的元件。

如果讀者好奇手機或電腦的 IC 晶片是怎麼做出來的？請參考以下蔡司公司製作的影片，解釋了晶片從原料到封裝的整個過程，影片中的曝光（exposure）步驟，就是我們這篇文章要介紹的主題。

衡量元件尺寸的關鍵指標之一為「電晶體閘極長度」（Gate length），這個數字與 IC 速度直接相關。以場效電晶體來說，閘極長度愈小，電流可以花更少時間通過電晶體的汲極和源極。

如果要表示元件微縮的程度，另一個關鍵指標為線寬和週距（Pitch），通常以金屬層線與線的週距為參考基準，週距做得愈小，線寬也愈小，元件微縮程度愈高，見以下示意圖。

如今，到了單位數奈米的世代（例如 7 奈米或 5 奈米製程），這些數字已經逐漸演變為僅是世代的號誌。雖然 IC 還是愈小愈好，但是新世代製程工藝可能代表運算快、密度高、價錢便宜等其他綜合優點。

那 IC 目前到底縮小了多少呢？我們可以先有個概念，如果把每個世代視為實際尺寸來看，自從 1980 年代有光學微影技術以來，線寬從一開始的 5,000 奈米，如今已降到 5 奈米、甚至往 3 奈米邁進了。線寬不斷往下縮小，每一代大約縮小為上一代的 0.7 倍，到 5 奈米已經是第 21 代。經過了這樣的「代代相傳」，線寬縮小了 1,000 倍，換算下來，同一面積所能放入的元件數量高達原本的 100 萬倍！

光學微影技術如魔法般把線寬一步步縮小，靠的是多年來研發人員一步步的努力。林本堅院士在「光學微影縮 IC 百萬倍」這場科普講座中，一一細數其中的關鍵改良，以及箇中挑戰。

IC 晶片縮小術，秘訣在於追求最小線寬

讓我們先從一個核心的光學解析度公式開始：

半週距（Half Pitch）= k₁λ／sinθ

半週距：一條線寬加上線與線的間距後乘以 1/2。曝光解析度高時，半週距可以做得愈小，意味著線寬可以愈小。

k₁：一個係數，與製程有關，縮小半週距的關鍵，是所有半導體工程師致力縮小的目標。

λ：微影製程中使用的光源波長，從一開始的 436 奈米，現已降到 13.5 奈米。

sinθ：與鏡頭聚光至成像面的角度有關，基本上由鏡頭決定。

由於光在不同介質中，波長會有所改變，因此我們在考慮如何增加解析度時，可將鏡頭與成像面（晶圓）之間的介質（折射率 n）一併納入考量，將 λ 改以 λ₀/n 表示，λ₀ 是真空中的波長。

半週距（Half Pitch）= k₁λ₀／n sinθ

因此，增加曝光解析度（半週距 ↓）的努力方向為：增加 sinθ、降低 λ₀、降低 k₁、增加 n。

另一方面，為了讓微影製程有足夠大的曝光清晰範圍，鏡頭成像的景深（DOF）數字愈大愈好（註1），但是景深變大的副作用是——半週距也會跟著變大，因此在製程改良上必須考慮兩者的平衡或相互犧牲。

巨大複雜的鏡頭，都是為了增大 sinθ

sinθ 與鏡頭聚光角度有關，數值由鏡頭決定，sinθ 愈大，解析度愈高。光學微影所使用的鏡頭，並不如我們平常使用的相機或望遠鏡那般簡單——而是由非常多大大小小、不同厚薄及曲率的透鏡，經過精確計算後，仔細堆疊組成的（如下圖）。

這樣極其精密的鏡頭，林本堅透露：「6,000 萬美金的鏡頭已經不值得驚奇了，一億美金都有可能。」鏡頭做得這樣複雜、巨大又昂貴，是為了盡可能將 sinθ 逼近它的極值，也就是 1，他接著說：「目前的鏡頭可將 sinθ 值做到 0.93，這已經是非常辛苦了。」

鏡頭材料精準的搭配：縮短波長

第二個方法是縮短波長。雖說改變使用的光源，就能得到不同的波長，但因為不同波長的光經過透鏡後的折射方向不同，因此鏡頭的材料也必須相應改變。林本堅表示，當波長愈縮愈短，「我們能選擇的鏡頭材料也愈來愈少，最後就只有那兩三種可以用。」

用少數幾種材枓來調適光源的頻寬愈來愈難。所以後來大家轉而選擇單一種合適的材料，並針對適合這種材料的波長，將頻寬盡量縮窄。林本堅說：「連雷射的頻寬都不夠窄小，現在把頻寬縮窄到難以想像的程度。」

另一種解決問題的方法，則是在鏡頭的組成中加入反射鏡，這樣的鏡頭組合稱為反射折射式光學系統（Catadioptric system）。因為不管是什麼波長的光，遇到鏡面的入射角和反射角都是相等的，因此若能以一些反射鏡面取代透鏡，就可以增加對光波頻寬的容忍度。

後來到了 13.5 奈米（極紫外光，EUV）的波長時，甚至必須整組鏡頭都使用反光鏡，稱為全反射式光學系統（All reflective system），可參考以下 ASML 公司的展示影片。林本堅表示，這種全反射鏡的系統，必須設計得讓光束相互避開，使鏡片不擋住光線。此外，相較於透鏡穿透的角度，鏡面反射的角度對誤差的容忍度更低，鏡面角度必須非常非常精準。以上這些都增加了設計的困難度。

曝光波長的改變還會牽涉到底下的曝光光阻，光阻材料從化學性質、透光度到感光度等各項特性，都必須隨著曝光波長的改變而調整，「這是個浩大的工程。其中感光速度非常重要，是節省製造成本的關鍵」，林本堅說。

值得一提的是，光阻材料的感光速度在微縮 IC 的歷史中相當重要。1980 年代，時任 IBM 的 C.G. Willson 和 H. Iro 率先提出一種以化學方式放大光阻感光速度的方法，將感光速度提升了 10~100 倍，大幅增加了曝光效率。這項重大發明，讓 C.G. Willson 在 2013 年榮獲「日本國際獎」（Japan Prize），可惜當時 H. Iro 博士已故，無法一同受獎。

提高解析度的關鍵：降低 k₁

提高解析度的重頭戲就在於如何降低 k₁。林本堅說：「你可以不用買昂貴的鏡頭，也可以不選用需要很多研發功夫的新波長。只要你能用聰明才智與創造力，將 k₁ 降下來。」

首先是「防震動」，就好像拍照開防手震功能一樣，在晶圓曝光時設法減少晶圓和光罩相對的震動，使曝光圖形更加精準，恢復因震動損失的解析度。再來是「減少無用反射」，在曝光時有很多表面會產生不需要的反射，要設法消除。林本堅表示，改良上述這兩項， k₁ 就可以達到 0.65 的水準。

提高解析度還可以使用雙光束成像（2-beam Imaging）的方法，分別有「偏軸式曝光」（Off-Axis Illumination, OAI）及「移相光罩」（Phase Shift Mask, PSM）兩種。

偏軸式曝光是調整光源入射角度，讓光線斜射進入光罩，原本應通過光罩繞射的三束光（1 階、0 階與 -1 階），會去掉外側的一束光（1 階或 -1 階），只留下其中兩束光（例如 0 階和 1 階）。透過角度的調整，可以很巧妙地讓這兩道光相互干涉來成像，使解析度增加並增加景深。

移相光罩則是在光罩上動些手腳，讓穿過相鄰透光區的光，有 180 度的相位差。相位差 180 度的光波強度不會改變，只是振幅方向相反。如此一來，相鄰透光區的光兩兩干涉之後，剛好會在遮蔽區相消（該暗的地方更暗），增加透光區與遮蔽區的對比，進而提高解析度。

「這兩種做法都可以讓 k₁ 減少一半。」林本堅笑說：「可惜這兩種方法都是用 2-beam Imaging 的概念，不能疊加起來使用。」

目前業界多半多半使用偏軸式曝光，林本堅表示：「移相光罩一方面比較貴，另一方面，它不能任意設計圖案，必須考量鄰近相位不抵消的問題。」利用各種降低 k₁ 的技術，目前已將 k₁ 降到 0.28，「這幾乎是這些技術所能做到的 k₁ 極限了。」

要進一步降低 k₁ ，還有辦法！就是用兩個以上的光罩，稱為「多圖案微影」。簡單來說，它將密集的圖案分工給兩個以上圖案較寬鬆的光罩，輪流曝光在晶圓上，這樣可以避免透光區過於接近，使圖案模糊的問題。缺點則是因為曝光次數加倍，等於效率降低了一半。

鏡頭與晶圓之間的介質：浸潤式微影技術

在增加微影解析度的路上，最後一個可以動手腳的就是鏡頭與晶圓之間的介質。由林本堅提出的浸潤式微影技術中，將鏡頭與晶圓之間的介質從折射率 n～1 的空氣，改成ｎ= 1.44 的水（對應波長為 193 奈米的光），形同將波長等效縮小為 134 奈米。

浸潤式微影技術讓半導體工藝在 12 年內往前走了 6 代——從 45 奈米直到 7 奈米。林本堅補充說，這個技術的優勢在於「你可以繼續使用同樣的波長和光罩，只要把水放到鏡頭底部和晶圓之間就好。」

不過，林本堅話鋒一轉。「我說得很輕鬆，把水放進去就好。但這背後其實有很多技術。」例如水中的空氣可能讓水產生氣泡，必須完全移除。另外，放進去的水必須很均勻，在透光區照到光的水，會變得比遮蔽區的水要熱一些，這個溫差就會讓水變得不均勻，影響成像。為了避免溫差，必須讓水快速流動混合，但又可能會產生漩渦。

「這很考驗我們機台放水的裝置，如何讓水流快速均勻又不起漩渦？這是個大學問，至今放水裝置起碼重新設計了六到八次。」

水的另一個特點，就是「它是很好的清洗劑。」林本堅說。在使用浸潤式微影技術時，水很容易把鏡頭等所有接觸到的東西上的雜質都洗下來，「結果就是晶圓上有上千個缺陷（defects）。我們花了很多功夫把缺陷的數量從幾千個，降到幾百個、幾十個，最後降到零。」林本堅說：「那是需要投入很多人力和晶圓才能完成。」

半導體人才需要是專才、通才，也要是活才

演講的最後，身為清華大學半導體研究學院院長的林本堅提及人才的培養。半導體的技術已經演進到非常複雜的程度，沒有一個學生能精通所有的技術層面。林本堅說：「所以你會發現，半導體需要團隊互助合作。」

而踏入這塊領域的學生，林本堅期許除了要有基本的理工能力外，還需要有對問題的好奇心，會發現新問題，也會找到有趣的新技術（活才）。「如果不能自己發現新的技術，會永遠跟在別人後面。」

林本堅強調，這不是簡單的事情，因為「真的有學不完的東西。」半導體可以分成材料、製程、設計、元件四個領域，「我們希望學生至少在一個領域很精通，有本領深入鑽研（專才）。但對其它的領域，也得有某種程度的認識（通才），才能彼此合作，解決問題。」

註解

註1：DOF＝k₃λ/sin²(θ/2)，k₃ 是因應高 NA 值的曝光鏡頭所引入之係數。

延伸閱讀

• 111 年知識饗宴——蔡元培院長科普講座「光學微影縮 IC 百萬倍」
• 張顏暉（2021）。〈半導體元件的發展與運用-做晶片到底有多難?〉，《科技大觀園》。
• 詹益仁（2020）。〈摩爾定律的華麗謝幕：EUV 微影機〉，《DIGITIMES》。
• 郭雅欣（2020）。〈微影製程再進化！複雜電路的祕密〉，《科技大觀園》。
• 林本堅（2019）。〈推進微影技術二十代〉，《科技大觀園》。
• 劉俊宏、余浩澐、蔡坤諭（2013）。〈讓摩爾定律成真的關鍵：微影技術——影響七十億以上個未來〉，臺大電機系科普新知。
• 黎瑛蕊（2013）。〈林本堅以浸潤式微影技術開創產業未來〉，《工業技術與資訊月刊》。
• Lin, B. J. (2019) “Innovating from History“, Proc. SPIE 10584, Novel Patterning Technologies 2018, 1058402.
• Pease, R. F., & Chou, S. Y. (2008). “Lithography and Other Patterning Techniques for Future Electronics“. Proceedings of the IEEE, 96(2), 248-270.
• Ulrich, W., Rostalski, H., & Hudyma, R. (2004). “Development of dioptric projection lenses for deep ultraviolet lithography at Carl Zeiss”. Journal of Micro/Nanolithography, MEMS, and MOEMS, 3(1).
• Lin, B. J. (2000). “New λ/NA scaling equations for resolution and depth-of-focus“, Proc. SPIE 4000, Optical Microlithography XIII.
• Nikon | Semiconductor Lithography Systems | Semiconductor Technology
• ASML EUV lithography systems
• Chip technology earns Japan Prize. IBM Research Blog.

一場淋浴的時間，革命性想法突然浮現

1959 年 1 月初，赫爾尼早上起床淋浴時，一個在他腦中深藏許久的念頭突然浮現出來，他似乎看到了一線曙光，可以解決令大家束手無策的困境！

根據貝爾實驗室的技術手冊，當矽晶圓完成摻雜後，必須用溶劑把表面剩餘的氧化層全部清除乾淨。因為擴散法應該也會把雜質摻入氧化層裡，若沒有全部移除，被汙染的氧化層恐怕會影響電晶體的導電性。不過如此就會讓 p－n 接面裸露在外，所以才必須用金屬外殼加以密封。

赫爾尼當時就懷疑氧化層是否真的會被汙染，就算會，真的會影響電晶體嗎？

他覺得氧化層有隔絕保護作用，保留下來或許利大於弊，但貝爾實驗室與同事都說照著技術手冊做就對了。後來要忙著趕 IBM 的訂單，他就把這想法擱在一旁，未再深入研究，現在他才突然想到如果有氧化層擋著，掉落的金屬碎屑就接觸不到 p－n 接面，也就不會影響電晶體了。

赫爾尼進辦公室後，連忙翻出當初所寫的筆記，重新整理謄寫。而在塗塗寫寫的過程中，腦中又冒出一個革命性的想法。

高臺式電晶體是先用擴散法在集極表面摻雜成基極，再用光刻技術在基極中央蝕刻出窗口，摻雜成射極。但何不一開始就用光刻技術做出基極？這樣底層的集極就不會全部被基極蓋住，集極、基極與射極三者都在同一平面，它們之間的 p－n 接面用同一層二氧化矽保護，只露出接腳的接觸點。由於電極彼此更靠近，效能會更好，而在製造上也更加簡單。

諾貝爾獎級的專利：平面製程

赫爾尼興奮的向諾宜斯與摩爾等人提出這個「平面製程（Planar process）」的構想，大家都半信半疑，違背技術手冊的指示，保留氧化層真的不會有問題嗎？不過目前也沒別的辦法，況且真的成功的話，不僅能解決眼下的問題，還能大幅提升電晶體效能與生產效率，讓快捷半導體的競爭力更上一層樓。他們決定放手一搏，同時趕緊找專利律師申請專利。

「你們希望這項專利涵蓋哪些範圍？」專利律師開頭就先問這個問題。

諾宜斯等人頓時都愣住了，不就電晶體嗎？律師才進一步解釋：「這平面製程不是一種製造方法嗎？除了電晶體，也可以用來製造其他半導體元件吧？」

摩爾見諾宜斯還在出神中，只好出聲回答：「當然可以。要的話，二極體、電阻、電容這些也都可以用平面製程，但意義不大，這些也不是我們的目標市場。」

「為什麼？」

「因為這些元件構造簡單，沒必要用平面製程，純粹看生產規模，規模越大，成本越低。這是德州儀器、雷神這些大公司的優勢，我們只能攻電晶體，以技術取勝。」

律師點點頭：「那就只針對電晶體申請專利保護囉？」

「等一下！」神遊中的諾宜斯突然插進來，卻又思索了一下才說：「還是把其他半導體元件都納進來好了。別誤會，我沒有要做這些東西，只是剛剛想到——如果用平面製程把它們都放在同一片晶圓上呢？」

大家不解的望著諾宜斯，只見他站起來走向黑板，一邊問大家：「你們想想，IBM 拿到我們的電晶體之後，再來呢？」

接著諾宜斯在黑板畫起一個一個小方塊，說：「他們得把電晶體、二極體、電阻、電容這些元件一個個銲接到電路板上。我估計全部至少有幾百顆，甚至上千顆吧，每顆都要接上金屬電路，還得有銲接的空間，結果元件本身所占的空間其實不到一半。」黑板上的圖就像幅地圖，上面坐落著一棟棟平房，空地與道路占了大片土地。

「不只如此。」諾宜斯再用紅色粉筆在小方塊中間畫個小圈圈，說：「每個元件真正有用的只有這裡，其餘只是外殼包裝。你們看，如果只有這些小圈圈，讓它們彼此緊鄰在一起，空間就只有原來電路板的 5% 不到吧。」

大家似乎開始明白諾宜斯要說什麼，但貝仍疑惑的問道：「我可能沒你們懂，但怎麼可能沒有外殼，還緊鄰在一起？它們得有保護，彼此也得分開才不會漏電，不是嗎？」

赫爾尼微笑著替諾宜斯回答：「二氧化矽可以提供保護，也能用來區隔元件。我只想到多做一次光刻技術，但既然能做兩次，當然三次、四次、……要幾次都可以，就能把各種元件都做在一起。」

摩爾接著說：「而且蝕刻出的缺口不僅用於摻雜，也可以蝕刻出複雜的溝槽作為電路。既然每個元件的接觸點都在同一平面，便可以像印刷電路板那樣，直接把銅線印在溝槽上，原來在電路板上的電路就都整合在一個晶片裡了。諾宜斯，這真是絕妙的點子！」

「這得感謝赫爾尼先想出平面製程。不過這只是個概念，具體上要怎麼做，摩爾，我們倆再一起研究。」

貝興奮的說：「這只要做出來，再貴我都賣得出去！我告訴你們，空軍的人一直在問我能不能做得更小呢。因為除了轟炸機，還有導彈、火箭也都要裝上電腦，它們的空間更小，電腦越小越好，到時候這些訂單非我們莫屬。」

被捷足先登的專利申請

的確如貝所說，美國政府正在傾全力推動太空計劃，並加強國防科技。因為蘇聯在 1957 年 10 月 4 日，毫無預警的發射第一顆人造衛星史普尼克一號（Sputnik 1），嚇了美國一大跳，發現原來蘇聯的太空科技竟然遙遙領先。萬一蘇聯將太空科技用於戰爭，勢必會取得空中優勢，甚至危及美國本土。

因此，美國政府除了要軍方強化飛機、飛彈與各項國防武器的性能，同時在 1958 年 10 月成立「國家航空暨太空總署（NASA）」，整合資源與各界人才，以求在這場太空競賽超越蘇聯。軍方與 NASA 都有龐大預算，為了盡速達成任務，都願意採用最新技術，花起錢來也毫不手軟，對快捷半導體而言正是大好時機。

專利律師先針對平面製程申請專利，積體電路則還要等諾宜斯寫出具體方法，才能提出專利申請。不料，諾宜斯和摩爾尚在研究，3 月時竟然被捷足先登，德州儀器召開記者會，發表史上第一顆積體電路！

原來德州儀器的工程師基爾比（Jack Kilby）去年 6 月就提出積體電路的構想，然後在 9 月以手工做出一個晶片雛形，只有電晶體、電阻和電容三個元件，電路另外用金線銲接而成，雖然粗糙簡單，但確實能正常運作。如果德州儀器祭出專利保護，快捷半導體就無法開發積體電路這極具潛力的產品，嚴重影響公司的未來。

辭職風暴

屋漏偏逢連夜雨，在公司前途未卜之際，總經理鮑德溫竟然要辭職。諾宜斯等人錯愕又憤怒，要他當面說清楚。

貝先開口責問他：「鮑德溫，現在公司遇到問題，你身為主帥不面對處理，反而要先落跑，未免太現實了吧？」

「我如果真的現實，去年 IBM 訂單問題搞不定時老早就走了。人總是有更高的目標要追求，就這麼簡單。」

羅伯特忍不住嗆他：「更高？你已經是總經理，權力、薪水與分紅都比我們幾個創辦人高，還有什麼不滿意？」

鮑德溫平靜的回答：「我很感謝你們的禮遇，但總經理也只是受聘的經理人，再怎樣也和你們幾位大股東沒辦法比。」

諾宜斯真摯的說：「你如果嫌認股權太少，可以提出來啊。」

鮑德溫嘆了一口氣說：「那就說開了吧。有家國防承包商願意出資，讓我成立公司製造電晶體，一些工程師也會跟我走。」

「什麼，你也太沒道義了！」「了不起，主帥帶兵投靠敵營。」「你這叛徒！」「你膽敢偷走技術，就等著被告！」憤怒的斥責馬上此起彼落。

「你們有什麼資格說我？你們幾個不也是背叛蕭克利自立門戶？」鮑德溫馬上惱羞成怒，展開反擊：「我不過帶走十幾個人，你們對原公司造成的傷害才大吧。論道義，你們更沒道義！我本想大家好聚好散的，現在也沒什麼好說了。祝你們好運，再見。」說完即頭也不回的走出門外。

會議室裡一片沉寂，大家不約而同想到當年從蕭克利半導體實驗室集體請辭的情景：平時易怒暴躁的蕭克利竟然一句話都沒說，鐵青著臉直接走出辦公室。反倒是貝克曼跑來找他們曉以大義，發現無法挽回後，隨即變臉威脅要控告他們侵權洩密。沒想到如今換他們嚐到這滋味了。

諾宜斯先打破沉默：「我們來討論總經理人選吧。你們有沒有想到誰還不錯的？」

克雷納舉起手說：「我覺得不要再從外面找了，找來難保又跟鮑德溫一樣。就諾宜斯你來當吧，這一年多來，你應該也學到不少經營面的大小事了。」

大家紛紛附議贊同，這次諾宜斯也不再謙讓，決定扛下這重責大任，研發副總一職便交給摩爾。

摩爾趁此時報告積體電路的應對策略：「我們和專利律師討論過了，德州儀器雖然先申請積體電路的專利，但他們的電路仍得用銲接的，而諾宜斯結合了平面製程與印刷電路，這兩項技術都不在他們的設計裡，應該可以認定為新發明。所以我們決定還是申請專利，無論如何，總比棄械投降來得好。」

「沒錯，不用管別人，我們就照原先計劃往前走。等送出專利申請、做出樣品後，我們也要舉辦盛大的積體電路發表會，讓所有人知道誰的技術管用。」諾宜斯馬上展現了總經理的氣勢。

積體電路的專利申請於 1959 年 7 月送出，未待審核結果出爐，本身是發明家的費爾柴爾德就以實際行動展現對他們的信心與支持，提前於 10 月執行選擇權，依當初合約所載，用三百萬買下全部股權。

八叛徒當初每人拿出 500 元，如今兩年不到就換回 25 萬元，當然是美夢成真，也讓外界人人稱羨。不過，卻有兩個人看在眼裡頗不是滋味，那就是蕭克利與貝克曼。

將希望壓在四層二極體的蕭克利

諾宜斯等人出走時，蕭克利仍不認為自己有錯，他得到的教訓反而是認為國內這些心高氣傲的年輕人不聽話又沒忠誠度，不如從歐洲招募三、四十歲的博士，他們更加成熟穩定，好用多了。何況八叛徒本來不懂電晶體，都是他一手教出來的，現在換另一批人，他當然也可以在短時間內就讓他們上手。

因此，無論面對貝克曼或是外界的質疑，他都信心滿滿的堅稱集體離職事件不會有任何影響，實驗室仍將正常運作。

然而，就算貝克曼也這麼認為，他對蕭克利半導體實驗室已有不同想法了。1958 年，貝克曼將它從集團的附屬機構獨立出來為「蕭克利電晶體公司」，顯然已不想再燒錢打造另一個貝爾實驗室，而是要它像一般公司那樣盈虧自負。

蕭克利終於在 1959 年成功開發出 p－n－p－n 四層二極體，卻因為品質不穩定，未能如他原先預想的用於AT＆T 的電話交換機；而軍方那邊也沒能賣出多少，以致公司繼續虧損。

貝克曼決定不玩了，剛好克里夫蘭一家傳統企業也想跨足半導體，而蕭克利的名聲仍有相當吸引力，便在　1960 年將公司賣給他們。

蕭克利倒不在意換新東家，反正他仍然在原地繼續做原來的事，只要解決四層二極體的品質問題，還是有機會從 AT＆T 拿到源源不絕的訂單，到時所有人——尤其是八叛徒，就會知道他才是最後的贏家。

——本文摘自《掀起晶片革命的天才怪咖：蕭克利與八叛徒》，2022 年 7 月，親子天下，未經同意請勿轉載。