0

3
2

文字

分享

0
3
2

讓摩爾定律又向前邁進的新技術!3D 先進封裝是什麼?又有哪些優勢和挑戰?

PanSci_96
・2023/07/15 ・3500字 ・閱讀時間約 7 分鐘

今年蘋果 WWDC 大會上發表的 Vision Pro,在市場上引起軒然大波。除此之外,蘋果新推出的 Mac Pro、Mac Studio 也都十分吸睛,他們的共同特點,就是我都買不起。他們的共同的特點,就是裏頭都搭載了 M 系列晶片。從 M2、M2 Max 到 M2 Ultra,除了強大的效能,其輕巧的設計,也讓這些裝置保持輕量。Vision Pro 的重量也可以維持維持在500g,不影響穿戴體驗。要在如此小的晶片中發揮跟電腦一樣效能,除了我們介紹過的 DUV 與 EUV 微縮顯影,一路從 7 奈米、5 奈米、3 奈米向下追尋外。在 M 系列這種系統晶片中,「先進封裝」技術,其實扮演更重要的角色,但到底「封裝」是什麼?它如何幫助 M2 達到高效能、小體積的成果?

晶片又更小了,摩爾定律依舊存在?

M2 晶片的效能已被消費者認可,一顆小小的晶片中,就同時包含了 8 核心 CPU、10 核心 GPU、16 核心的神經網路晶片以及記憶體,麻雀雖小,五臟俱全。這可說又是摩爾定律向前邁進的一步。

在 M2 一顆小小的晶片中,就同時包含了 8 核心 CPU、10 核心 GPU、16 核心的神經網路晶片以及記憶體。圖/Apple

今年 3 月 24 日,Intel 共同創辦人戈登.摩爾,逝世於夏威夷的家中,享耆壽 94 歲。他生前提出的摩爾定律,在引領半導體產業發展近 60 年之後,也逐漸走向極限。摩爾定律預測,積體電路上的電晶體數目,在相同面積下,每隔約 18 個月數量就會增加一倍,晶片效能也會持續提升。

隨著晶片尺寸越來越小,似乎小到無法再小,「摩爾定律已死」的聲音越來越大。然而事實是,業界的領頭羊們如台積電、英特爾和三星等公司,依然認為摩爾定律可以延續下去,並且仍積極投入大量金錢、人力及資源,期盼能夠打贏這場奈米尺度的晶片戰爭。

打贏戰爭的方法,包含研發各式各樣的電晶體,例如鰭式場效電晶體(FinFET)環繞式閘極(GAAFET)電晶體互補式場效電晶體(CFET);或是大手筆引進艾司摩爾開發的極紫外光(EUV)曝光機,在微縮顯影上做突破,這部分可以回去複習我們的這一集;除此之外,從材料下手也同步進行中,新興的半導體材料,像是過渡金屬二硫族化合物奈米碳管。這些持續挑戰物理極限的方式稱為「深度摩爾定律(More Moore)」。

-----廣告,請繼續往下閱讀-----

然而這條路可不是康莊大道,而是佈滿了荊棘,或是亂丟的樂高積木,先進製程開發的複雜度和投入資金呈指數型增加,且投資與回報往往不成正比。我們都知道「不要把雞蛋都放在同一個籃子裡」,同理,半導體巨擘們也開始找尋新解方,思索如何躺平,在不用縮小電晶體的情況下,提升晶片整體效能。

先進製程開發的複雜度和投入資金呈指數型增加,且投資與回報往往不成正比。圖/freepik

答案也並不難,既然在平面空間放不下更多電晶體了,那麼就把他們疊起來吧!如此一來,相同面積上的電晶體數量也等效的增加了。這就像是在城市裡,因為人口稠密而土地面積有限,因而公寓大廈林立,房子一棟蓋得比一棟高一樣。像這樣子不是以微縮電晶體,而是透過系統整合的方式,層層堆疊半導體電路以提升晶片效能的方法,屬於「超越摩爾定律(More than Moore)」,而其技術關鍵,就在於「封裝」。

什麼是封裝?

當一片矽晶圓經過了多重製程的加工後,我們會得到這張表面佈滿了成千上萬積體電路。別小看它,光是這一片的價值,可能就高達2萬美元!

一個矽晶圓表面佈滿成千上萬的積體電路。圖/envatoelements

然而這麼大片當然無法放進你的手機裡,還必須經過「封裝(packaging)」的步驟,才會搖身一變成為大家所熟知的半導體晶片。

-----廣告,請繼續往下閱讀-----

簡單來說,封裝是一種技術,任務是把積體電路從晶圓上取下,放在載板上,讓積體電路可以與其他電路連接、交換訊號。整個封裝,大致可分為四步驟:切割、黏晶、打線、封膠

首先,矽晶圓會被磨得更薄,並且切割成小塊,此時的積體電路稱為裸晶(die);接著,將裸晶黏貼於載板(substrate)上,並以焊線連接裸晶及載版的金屬接點,積體電路便可跟外界傳遞或接收訊號了;最後,以環氧樹酯灌模成型,就完成我們熟知的晶片(chip),這個步驟主要在於保護裸晶及焊線,同時隔絕濕氣及幫助散熱。

Chiplet、傳統封裝與先進封裝

隨著晶片不斷追求高效能、低成本,還要滿足不同的需求,甚至希望在一個晶片系統中,同時包含多個不同功能的積體電路。這些積體電路規格、大小都不一樣,甚至可能在不同工廠生產、使用不同製程節點或不同半導體基材製作。例如蘋果的 M2 晶片,就是同時包含 CPU、GPU 和記憶體,另外,我們過去介紹過,google 陣營的 Tensor 晶片,也是在單一晶片系統中塞入了大大小小的晶片。這些在一個晶片系統中含有多個晶片的架構,稱為 Chiplet。

要做出 Chiplet,在傳統的封裝方式中,會將初步封裝過的數個晶片再次進行整合,形成一個功能更完整的模組,稱為系統級封裝 Sip(system in package);另一個方法則是將數個裸晶透過單一載板相互連接完成封裝,這樣的作法叫做系統單晶片system on a chip (SoC),然而以這兩種方式製作需佔用較大的面積,更會因為晶片、裸晶間的金屬連線過長,造成資料傳輸延遲,不能達到高階晶片客戶如輝達、超微、蘋果等公司的需求。

-----廣告,請繼續往下閱讀-----

為了解決問題,先進封裝就登場了,三維先進封裝以裸晶堆疊的方式,增加空間利用率並改善資料傳輸瓶頸的問題。與傳統封裝之間傳輸速度的差異,就好比是開車由台北至宜蘭,傳統封裝需行經九彎十八拐的台九線,而先進封裝則截彎取直,打通了連接兩地的雪山隧道,使得資料的來往變得更加便利且迅速。

先進封裝解決了什麼問題

先進封裝最大的優勢,就是大幅縮短了不同裸晶間的金屬連導線距離,因此傳輸速度大為提升,也減少了傳輸過程中的功率損耗。舉例來說(下圖),傳統的 2D SoC,若是 A 電路要與 C 電路傳輸資料,則必須跨越整個系統的對角線距離;然而使用三維堆疊則能夠將 C 晶片放置於 A 晶片的上方,透過矽穿孔(through silicon via, TSV)技術貫穿減薄後的矽基板,以超高密度的垂直連導線連接兩個電路,兩者的距離從此由天涯變咫尺。

圖/Pansci

另一方面,三維堆疊也減少了面積的消耗,對於體積的增加則並不明顯,因此我們能夠期待,手機、平板、或是 Vision Pro 等頭顯未來除了功能更多以外,還會變得更加輕巧。

值得一提的是,先進封裝還能夠降低生產成本喔!由於三維堆疊在單位面積上,增加了等效電晶體數量,在晶片設計上可以考慮使用較成熟、成本更低的製程技術節點,並達到與使用單層先進技術節點並駕齊驅的效能。

-----廣告,請繼續往下閱讀-----

先進封裝的技術挑戰

雖然,先進封裝提供了許多優勢。但作為新技術,當中依舊有許多仍待克服的問題與挑戰。

首先,先進封裝對於裸晶平整度以及晶片對準的要求很高,若是堆疊時不慎有接點沒有順利連接導通,就會造成良率的損失。再者,積體電路在運算時會產生能量損耗造成溫度升高,先進封裝拉近了裸晶間的距離,熱傳導會交互影響,大家互相取暖,造成散熱更加困難,輕則降低晶片效能,嚴重則能導致產品失效。

散熱問題在先進封裝中,目前還未完全解決,但可以透過熱學模擬、使用高熱導係數材料、或設計導熱結構等方式,做出最佳化的散熱設計。建立良率測試流程也非常重要,試想,如果在堆疊前沒有做好已知合格裸晶測試(known good die testing),因而誤將合格的 A 晶片與失效的 B 晶片接合,那麼不只是做出來的 3D IC 只能拿來當裝飾品,還白白損失了前面製程所花費的人力、物力及金錢!

良率與成本間的權衡,也是須探究的問題,如果想要保證最佳的良率,最好的方式是每道環節都進行測試,然而這麼做的話生產成本以及製造時間也會相應增加,因此要怎麼測試?在什麼時候測試?要做多少測試?就是一門相當深奧的學問了。

-----廣告,請繼續往下閱讀-----

歡迎訂閱 Pansci Youtube 頻道 獲取更多深入淺出的科學知識!

-----廣告,請繼續往下閱讀-----
文章難易度
PanSci_96
1247 篇文章 ・ 2379 位粉絲
PanSci的編輯部帳號,會發自產內容跟各種消息喔。

0

0
0

文字

分享

0
0
0
近零碳建築新趨勢:從節能創意到 2050 淨零轉型
鳥苷三磷酸 (PanSci Promo)_96
・2024/10/23 ・3709字 ・閱讀時間約 7 分鐘

-----廣告,請繼續往下閱讀-----

本文由 建研所 委託,泛科學企劃執行。 

根據聯合國統計數據,全球每年 38% 的溫室氣體排放,並非來自道路上的交通工具,而是由「現代都市與建築」所造成的。

我們如今站在兩條路徑的十字路口。一條是依賴更多水泥建築與空調系統來抵禦夏季酷暑,然而這樣的選擇只會加劇室外大氣的惡化。另一條則是徹底改革建築、用電、設計與都市規劃,不僅尋求低碳排放的建築方式,還要找出節能降溫的解決方案,實現事半功倍的效果。

然而,我們是否真的能將建築業的碳排放歸零?

-----廣告,請繼續往下閱讀-----

建築的溫室氣體哪裡來?

在建築物 60 年的生命週期中,建材的碳足跡其實只佔 9.8%,因為建築一旦完成後,材料不會頻繁更換。相反,日常生活中的用電才是主要的碳排來源,占了 83.4%,其中大部分來自冷氣、照明和各種電器。

當然,讓大家集體關燈停用電器「躺平」來拯救地球,顯然不切實際。既然完全不消耗能源是不可能的,我們應該尋找更現實的解決方案。

現在就來看看全球七棟零碳建築之一——成大的「綠色魔法學校」,臺灣首座淨零建築,如何運用建築技術,成為當代永續建築的典範。這些技巧中,有哪些能應用到你我家中呢?

綠色魔法學校。圖 / 內政部建築研究所

為了省電要把煙囪塗黑、吸收更多太陽光?

都市裡,我們最大的挑戰之一就是夏天的高溫,水泥建築群在陽光的烘烤下,變成一個個巨大的窯爐。為了解決這個問題,綠色魔法學校在國際會議廳裝了一個煙囪,不過這不是為了讓窯爐更熱,而是用來降溫的。

-----廣告,請繼續往下閱讀-----

煙囪為什麼都都要蓋的那麼高?原來煙囪越高,上下的溫差越大。熱空氣因為密度低而向上移動,產生熱對流。溫差越大,這個熱對流就越強烈,這就是所謂的「煙囪效應」。在要幫室內降溫的情況下,我們的目的是產生更強的煙囪效應,抽走熱空氣,讓室溫下降。但這棟建築裡沒有火爐,而溫差不夠大時,這效應會變得微弱,那該怎麼辦?

綠色魔法學校提出了一個大膽的解法:在煙囪南面下半部改裝透明玻璃窗,並將煙囪內部塗成黑色,還加裝了黑色烤漆鋁板,這樣可以最大限度地吸收太陽光。每當艷陽高照,這個不插電的的「自然通風系統」就能自動啟動,創造局部的熱對流,帶動整根煙囪的熱氣向上移動,為室內降溫,達到節能效果。以熱制熱,完全反常識。

綠色魔法學校的特殊煙囪設計,玻璃引入太陽光。圖 / 泛科學攝影畫面截圖

幫室內降溫的最大原則是:通風。

實際上,不是人人家裡都有煙囪。但如果建築的高處沒有任何窗戶或通風設備,熱空氣就是會從屋頂一路往下蓄積在室內。因此,你也一定在許多工廠或民宅的屋頂看過一個不斷旋轉的小風扇,它們也是有異曲同工的效用。雖然不是高聳的煙囪,但特殊的渦輪構造,風吹過就會開始轉動,並連帶空氣排出室外。是個不用插電的通風球。

-----廣告,請繼續往下閱讀-----
綠色魔法學校館內動畫-室內通風排熱補冷。圖 / 泛科學攝影畫面截圖

綠色魔法學校的煙囪就是個效能更強的換氣機,足以讓 300 人大型會議廳的換氣次數,高達每小時 5 到 8 次,甚至能在室內颳起風速每秒 0.5 公尺的微風,是最舒適的環境。這些利用熱氣密度的差異來改善室內溫度的方法,又稱為「浮力通風」。

為了把通風貫徹到底,綠色魔法學校在建築的兩面裝設大量窗戶以及吊扇,來讓水平也能通風。這些我們習以為常的裝置,其實才是關鍵。靠吊扇的一點點電力讓自然風可以自由進出,耗費的能源,遠比冷氣還要少得多。

幫空調省電的最後一招,就是微環境控制。

綠色魔法學校透過屋頂植栽與造林改善微氣候。圖 / 綠色魔法學校

實際上魔法學校內還是找的到空調設備,並不是完全拔除不用。除了選用最高效率的主機,以及把室內循環做到最好以外,降低周遭環境溫度才能減低冷氣的負擔。要降低水泥叢林的熱島效應,需要植被與水體來做溫度調適。

在太陽照射下,水泥屋頂表面最高可以達到攝氏 70 度,如果屋頂有種植植栽,室內頂層樓板的表面溫度就可以維持在攝氏32 度以下。不用開電就先幫室內降溫。

-----廣告,請繼續往下閱讀-----

水也是關鍵的一環。一是水的比熱高,想打破水分子之間的氫鍵,需要大量的熱量,要讓一千克水的溫度升高一攝氏度,需要 4,200 焦耳的熱量,這可以避免溫度因為烈陽就快速上升。二是當溫度真的過高,水也會透過蒸發帶走熱量,讓溫度不至於向上飆。

魔法學校的屋頂花園使用水庫淤泥,研磨後燒製成的再生陶粒,裡頭混合了稻穀,結構極細,不會像有機土一樣分解消失,可以涵養水源,還不用動不動補土壤,不只降低屋頂植被的澆水次數,還能達到降溫效果。地面也採用透水鋪面,讓每一滴水都不浪費。

綠色魔法學校本名是成功大學的「孫運璿綠建築研究大樓」

2013 年被英國知名出版社羅德里其評為「世界最綠的建築」,並獲選為聯合國全球七棟零碳建築之一。

除了表彰之外,在認證上也確實取得了臺灣最高等級的「鑽石級綠建築」認證,以及美國最高級的「白金級綠建築」兩個綠建築認證。

-----廣告,請繼續往下閱讀-----

為了讓相同的成效可以陸續在全臺的所有建築上實現,臺灣在既有的綠建築標章體系上,擬定出了「建築能效評估系統 BERS」,針對關鍵的空調、照明、插座電器的用電狀況訂出明確的耗電密度指標得分。簡單來說,就是每平方公尺的面積上,每年平均的用電量。

建築能效標示。圖 / 內政部建築研究所

要打造一棟淨零建築,需要設計與材料硬體的相互配合。在日常用電這最大耗能項目上,能透過前面的淨零設計與智慧能源管理來減低能耗。而我們還沒提到的最後一塊拼圖,則是回到建築的建材本身。這部分減碳的方法有很多種,例如將傳統施作工法改為在工廠就完成模組化建材製造的「預鑄工法」,減少現場搭建鷹架、施工的步驟,達成減碳。又或是將部分建材更換為木、竹等負碳建材,甚至使用零廢棄物、能「循環使用」的建材。例如 2018 年亮相的臺中花博荷蘭館、或是 2021 年台糖在沙崙啟用的循環聚落。

建築物能夠完全不用電嗎?……電從哪裡來?

沒錯,連全球最綠的建築——綠色魔法學校,也無法做到完全不使用電力。正如前面提到的,建築的最大能源消耗來自日常使用,而這所「魔法學校」的成就,是成功將日常能源消耗降低,讓溫室氣體排放減少超過 50%。

這就是關鍵,減少一半後,剩下的部分就靠周邊的造林、太陽能和風能等綠色能源來補足。

-----廣告,請繼續往下閱讀-----

2022 年 3 月,國發會公佈了 2050 淨零排放的路徑圖,參考美國、日本、歐盟等國,制定了 2050 年達成淨零建築的目標。

這條路徑包含兩個核心目標:第一,所有建築物要在建築能效評估系統(BERS)中達到 1 級節能,甚至進一步達到「1+ 級」近零碳建築的標準,減少至少 50% 的能源消耗。第二,同步發展再生能源,讓這些近零碳建築朝淨零邁進。

淨零建築路徑。圖 / 內政部建築研究所。

這個目標比你想像的要容易實現。比如,2023 年 12 月,台達電的瑞光大樓 II 就成功取得了「1+ 級」近零碳建築認證,並符合 0 級淨零建築規範。而在 2024 年 7 月,國泰人壽在臺中烏日的商辦大樓經過改造後,也達到 0 級淨零建築標準。這些案例證明了綠色魔法學校的成功經驗可以複製,不論是新建築還是舊建築,都能達成甚至超越淨零目標。

圖 / 台達電瑞光大樓 II
圖 / 國泰人壽臺中烏日商辦大樓

如果我們不想讓「每個夏天都是未來最涼的一年」這樣的預言成真,碳排歸零是必須要實現的目標。現在你知道,這個任務的關鍵就掌握在你我手中。就像選擇能源標章電器一樣,只要選擇符合 BERS 能效標準的建築,我們不僅能降低冷氣的依賴,也能節省電費,讓地球和你的荷包都雙贏。

-----廣告,請繼續往下閱讀-----
-----廣告,請繼續往下閱讀-----
文章難易度

討論功能關閉中。

鳥苷三磷酸 (PanSci Promo)_96
209 篇文章 ・ 312 位粉絲
充滿能量的泛科學品牌合作帳號!相關行銷合作請洽:contact@pansci.asia

0

2
0

文字

分享

0
2
0
從半導體到量子晶片:台灣成為全球量子科技的核心力量!
PanSci_96
・2024/10/14 ・2209字 ・閱讀時間約 4 分鐘

台灣首台量子電腦誕生:量子時代的到來

2024 年 1 月,台灣自主研發的第一台量子電腦正式於中央研究院誕生,儘管僅具備5個量子位元(qubits),卻為台灣在全球量子電腦競技場上佔據一席之地揭開了序幕。這一具有歷史性意義的事件不僅代表台灣科技能力的進步,也喚醒了人們對量子電腦的未來潛力的無限期待。

量子電腦,不再僅是科幻小說中的幻想,而是實實在在的科技新星,逐漸改變人類面對複雜問題的解決方式。台灣,身為全球半導體製造的重要支柱,正在迎接量子電腦進入量產的時代,而這將與材料學、晶片製程技術緊密相關。當量子技術進一步發展,台灣的製程技術無疑能為這場科技革命提供關鍵助力。

但在我們深入了解量子電腦的潛力之前,必須先理解它的基本運作原理。畢竟,要瞭解該投資哪些量子概念股,或者選擇哪些科系來掌握未來的科技趨勢,我們首先需要清楚量子電腦究竟是如何運作的。

歡迎訂閱 Pansci Youtube 頻道 獲取更多深入淺出的科學知識!

什麼是量子電腦?從電晶體到量子位元

2019 年,Google 推出了 53 量子位元的量子電腦「梧桐」(Sycamore),並宣告達成「量子霸權」,即其量子電腦在短短 200 秒內完成了傳統超級電腦需要 1 萬年才能處理的計算任務。這標誌著量子計算能力的突破,為計算科學開啟了全新的紀元。

-----廣告,請繼續往下閱讀-----

量子電腦之所以強大,是因為它利用了量子力學的「疊加」與「糾纏」現象。傳統電腦使用二進制的「0」和「1」來進行計算,而量子位元可以同時處於「0」和「1」的狀態,這使得量子電腦能在同一時間進行更多複雜的計算,大大提高了運算效率。

這樣的技術突破意味著,我們不再只依賴電子流過電晶體來實現運算,而是可以直接操控單一電子或其他粒子,讓它們同時攜帶 0 與 1 的信息,從而極大地提升了計算能力。

掌握電子的挑戰:從不確定性到操控技術

量子力學的另一個特性——不確定性原理——使得控制電子變得非常困難。電子極其微小,甚至無法用肉眼觀察。當我們試圖「觀察」一顆電子時,光子的介入會改變電子的狀態,這種不確定性使得同時測量電子的位置和動量幾乎不可能。

這種量子現象的捉摸不定,給科學家們帶來了巨大的挑戰。然而,正是這些現象,讓科學家們探索出了全新的計算方式——量子計算。在這一領域,超導體成為了實現量子位元的關鍵技術。

-----廣告,請繼續往下閱讀-----

超導體與量子電腦的結合:解鎖未來的關鍵

2023 年 7 月,韓國科學家宣布發現了一種名為 LK-99 的高溫超導體,這一發現引起了全球的轟動,因為超導體具備零電阻和磁浮現象,與量子力學有著密切的聯繫。超導體是未來量子電腦的潛在材料,它能夠在極低溫下讓電子以「庫柏對」的形式運動,這些電子對能夠在原子之間暢通無阻,產生零電阻效應。

通過利用「約瑟夫森效應」,兩個超導體之間夾入絕緣體,可以讓電子對穿越絕緣體,形成「超導電流」。這種穿隧效應是量子電腦中量子位元的重要基礎,讓我們能夠構建出穩定且有效的量子系統。

然而,現有的超導量子電腦仍面臨兩個主要挑戰。首先,超導現象只能在接近絕對零度的極低溫環境下出現,這意味著要在家庭或企業中大規模應用量子電腦,仍需克服極端溫控的技術難題。其次,超導量子位元非常容易受到外界干擾而失去量子狀態,這使得量子計算的穩定性成為一個尚未解決的問題。

由美國國家標準技術研究所研發的約瑟夫森接面陣列晶片。圖/wikimedia

量子電腦的多元發展:超導不是唯一的答案

儘管超導體被廣泛應用於當前的量子電腦技術中,但它並不是唯一的發展途徑。其他量子計算技術也在不斷進步,包括基於離子阱技術、光子學量子電腦等。

-----廣告,請繼續往下閱讀-----

離子阱技術利用激光操控單一原子來進行計算,這種技術具有極高的精度和穩定性,但也面臨著技術複雜性和成本的問題。而光子學量子電腦則利用光子來承載和傳輸信息,具有快速且易於擴展的潛力,然而,目前的光子學技術還存在一定的技術障礙,尤其是在量子糾纏狀態的穩定性上。

因此,量子計算的未來發展並不會只依賴一種技術,而是可能出現多元化的方案,根據不同的應用場景,選擇最合適的技術路徑。

台灣的量子未來:機遇與挑戰並存

隨著全球對量子技術的關注不斷提升,台灣有望在這一領域佔據重要地位。台灣的半導體技術、材料科學研究和製造實力,無疑為量子電腦的發展提供了堅實的基礎。從傳統的半導體製程轉換到量子晶片製造,台灣擁有豐富的技術積累與創新潛力。

然而,量子電腦技術的發展速度迅猛,台灣必須在全球競爭中不斷推動自主研發能力。未來,量子電腦的應用範圍將涵蓋人工智能、金融運算、材料科學、新藥開發等領域,這將進一步改變現有的產業結構和科技生態。

-----廣告,請繼續往下閱讀-----

對於投資者和學生來說,理解量子電腦的運作原理與未來趨勢,將是未來掌握科技變革的關鍵。而量子電腦的崛起,也標誌著下一場技術革命的序幕已經開啟。

-----廣告,請繼續往下閱讀-----

討論功能關閉中。

0

3
1

文字

分享

0
3
1
「光」革新突破半導體極限 矽光子晶片即將上陣
宜特科技_96
・2024/09/22 ・3808字 ・閱讀時間約 7 分鐘

矽光子是近年熱門議題,晶圓大廠計劃將先進封裝整合 CPO 及矽光子技術,預計兩年後完成並投入應用。早在 2020 年,Intel  就指出矽光子將是先進封裝發展的關鍵,如今矽光子已真正成為半導體產業的核心研發方向。面對這次「電」轉「光」的新革命,您準備好了嗎?

本文轉載自宜特小學堂〈光革新突破半導體極限 矽光子晶片即將上陣〉,如果您對半導體產業新知有興趣,歡迎按下右邊的追蹤,就不會錯過宜特科技的最新文章!

隨著半導體積體電路技術的不斷發展,我們見證了摩爾定律的演進,元件尺寸的微縮和新材料的應用,都是為了提高單位面積內的元件數量,以加速 IC 的運算速度,同時改善散熱效能和節省能源。然而,隨著尺寸的微縮接近物理極限,製程技術面臨挑戰,良率問題也隨之浮現。

因應這一挑戰,專家開始探索將不同功能的 IC 集合成單一晶片、採用 3D 堆疊封裝技術等新途徑,但這些技術的核心仍然是用金屬線連接各個元件。自從晶片問世以來,「電子」一直是主要的訊號傳輸媒介,它的傳輸速度直接決定了晶片的性能。近年來高效能運算(HPC)、人工智慧(AI)、雲端數據等需求爆炸性成長,如何能突破限制實現更高效能的傳輸呢?於是大家把目光轉向了「光子」,藉由更快速的「光子」引入,是否可以加快元件的運作呢?

什麼是矽光子(Silicon photonics,簡稱 SiPh)?

矽光子(Silicon photonics,簡稱 SiPh) 是一種結合電子與光子的技術,是將光路微縮成一小片晶片,利用光波導在晶片內傳輸光信號。若能將處理光訊號的光波導元件整合到矽晶片上,同時處理電訊號和光訊號,便可達到縮小元件尺寸、減少耗能、降低成本的目標,但目前矽光子仍有許多技術難題需克服。

光通訊運用的「光纖」系統,能於世界各地以每秒數萬億 bit 的速度傳送數據,1968 年貝爾實驗室工程師很早就想到了。到了 21 世紀初發現光子技術不僅能在國與國之間做數據的傳遞,亦可在數據中心甚至是 CPU 之間,乃至於在晶片與晶片之間做數據傳輸。之所以採用「光」是因為玻璃(SiO2)對於光來說是透明的,不會發生干擾的現象,基本上,可以透過在 SiO2 中,結合能夠傳遞電磁波的光波導(Waveguide)通路來高速地傳輸數據。

-----廣告,請繼續往下閱讀-----

而矽(Si)材料的折射率(Refractive index)對比在紅外線的波長下高達 3.5,這也意味著,它比許多其他光學中所用的材料,更能有效地控制光的彎折或減速。一般光學傳輸的波長是 1.3 和 1.55 微米,在這兩個波段下矽材料不會吸收光線,因此光線能夠直接穿透矽材料。這種相容性使矽基設備能夠長距離傳輸大量數據,不會明顯失去訊號。

因此,矽光子技術透過原本 CMOS 矽(Si)的成熟技術,結合光子元件製程,可以使處理器核心之間的資料傳輸速度提高數百倍以上,且耗能更低;CPO(共同封裝光學)則是利用矽光子技術,將光通訊元件和交換器做整合,放在同一個模組內,這樣能縮短傳輸路徑,並在高速傳輸時,降低延遲與功耗。現今各大廠的目標是透過CPO和矽光子,實現更高效的光電封裝整合,大幅提升傳輸性能。

除了前面提到高效運算跟人工智慧需求不斷增加,光學雷達、生醫感測也非常適合使用光子元件,世界前幾大 IC 製造商都相繼發表矽光子是未來 IC 技術的關鍵及趨勢,本文將與大家分享相關文獻,了解矽光子元件組成與決定效能的關鍵。

矽光子元件組成,材料以「鍺」為首選

矽光子元件的基本組成是使用能將「光」轉換成「電」訊號的 p-i-n diode(PIN二極體)光電偵測器,加上傳輸訊號的光波導(Wave guide)與電訊號轉成光子的調變器(Modulator)、耦合器(Coupler)等所組合成的一個單晶片,斷面的結構大致如圖一所示。

-----廣告,請繼續往下閱讀-----
圖一:完整的 CEA LETI 矽光子單晶片平台用於結合被動和主動作用元件的橫剖面示意圖。[1]

其中最關鍵的製造技術即在圖一最右側 PIN 二極體,首選的半導體材料為鍺(Ge),因為鍺具有準直接能隙(Quasi-Direct band gap)且僅有 0.8eV 小於光子能量,能夠有效吸收光並轉換成電訊號,並且對於光的吸收係數很高,更適合用於光電偵測器,是一種非常好的取代材料。

PIN 是由一組高摻雜P (p+)型區和N (n+)型區之間夾著一層本質(Intrinsic)區所組成。在負偏壓下二極體的空乏寬度(Depletion width, Wd)會擴展至整個本質層。如圖二下能帶結構所示,當入射到本質層中的光子被吸收後,於導電和價電帶間產生電子–電洞對的漂移而形成電流。在矽光子元件的研發中最重要的方向,就是在不影響常規 CMOS 元件的特性下透過調整光電偵測器 PIN 的製程,且能使效能與頻寬達到最佳化。

圖二:PIN 二極體與負偏壓下受光效應產生的能帶結構示意圖。[2]

如何辨別 Ge-PIN 的品質?

先以圖三簡單的說明一顆單晶片的設計,Ge-PIN 光電偵測器與 Si -光波導的相對位置,(a)圖為剖面結構示意圖,光波導位於本質層下方,(b)圖為正面 Layout。

圖三:光子元件中 PIN 偵測器與光波導之(a)剖面結構相對位置圖,(b)為正面 Layout。[3]

因為 Ge-PIN 的品質差異會影響到偵測器的光電效能,鍺(Ge)的磊晶製程與 矽(Si)之間會有晶格不匹配與離子植入產生的差排缺陷等影響品質,圖四是Ge-PIN藉由穿透式電子顯微鏡(TEM)的觀察,可以明顯看出在本質層(Intrinsic)與 P 區均呈現亮區,代表沒有明顯缺陷,反觀在右側的 N 區則呈現暗灰色,這應該是源自於離子植入製程所產生的晶格缺陷。(延伸閱讀:破解半導體差排軌跡  TEM 技術找出晶片漏電真因

-----廣告,請繼續往下閱讀-----
圖四:TEM 觀察 Ge-PIN 的斷面結構影像。[4]

此外,藉由 EDS 來分析波導中的矽(Si)是否有朝向 Ge-PIN 擴散的情形。圖五為鍺(Ge)層中沿著波導方向矽(Si)的含量分佈。矽(Si)摩爾百分比從接觸窗(Window)最高約 35%,向輸入側減少至低於 EDS 檢測極限的 2%,約是在 11mm 的位置處,表示發生明顯的擴散現象。

圖五:EDS 分析從接觸窗(0mm)到光電偵測器的輸入端(15mm)矽(Si)的分佈。[5]

如何觀察影響光電偵測器效能空乏區寬度的大小?

矽光子元件主要是採用與矽基產品相同的 CMOS製程,藉由掃描電容顯微鏡(SCM)的分析技術可以量測 PIN 在不同製程條件下,觀察本質層中空乏區寬度(Wd)的變化,圖六說明經由 SCM 二維載子分布圖(Mapping)影像以及從一維載子線分佈(Line Profile),分別能區分 P/N 接面(Junction)的位置與 Wd 的示意圖。

圖六:PIN 的斷面 SCM 2D  載子 mapping  影像與 1D line profile。 [6]

圖七:在圖三(B)中 x3 位置的斷面 SCM (a)2D mapping 影像與(b)1D Line profile。 [7]

在圖三中 X3 與 X4 兩位置區域的剖面 SCM 一維載子分布的結果於圖八中,可以量得 p/n 接面位置偏移了約 215nm (兩條虛線間距)。上述都是透過 SCM,可觀測出空乏區寬度(Wd)的變化,而空乏區的寬度決定電流流過的多寡,將會直接影響到元件品質與性能。

-----廣告,請繼續往下閱讀-----
圖八:SCM 一維載子分布圖顯示 X3 和  X4 兩位置之間的 p/n 接面位置的偏移。[8]

本文中談到離子植入產生的晶格缺陷或是矽波導朝向本質層擴散現象,以及 N/P dopant 擴散速率的差異影響 Wd 寬度等,這些要素皆決定了矽光子元件的品質,都是目前研發單晶片矽光子製程技術,所需面對的課題。

此外,在設計 Waveguide 材料或形狀,以及其他相關製程的研發中,均可藉由奈米材料分析技術如 TEM、EDS 與 SCM 等,宜特科技擁有大量材料分析實戰經驗,可以提供客戶有效的濃度分布的數據分析,並以此依據改善研發製程細節。

事實上,現有相關矽光子產品大多是將數位交換晶片與光收發模組(Transceiver)利用先進封裝包裝在一起,就是使用我們前面所說的 CPO(Co-Packaged Optics)的方式來商品化,但這種產品仍有能耗與體積的問題,未來採用「矽光子單晶片」才能真正達到短小節能的目標,矽光子技術可以提供高速、節能的整合解決方案,從而徹底改變資料中心、人工智慧、電信、感測和成像以及生物醫學應用等行業。

宜特科技長期觀察半導體產業趨勢,我們認為儘管矽光子技術存在整合和設備製造相關的挑戰,相信各家大廠仍會持續加速研發腳步,在全球共同努力下,突破摩爾定律關鍵技術的誕生終將指日可待。

-----廣告,請繼續往下閱讀-----

本文出自 宜特科技

參考文獻

-----廣告,請繼續往下閱讀-----

討論功能關閉中。

宜特科技_96
8 篇文章 ・ 4 位粉絲
我們了解你想要的不只是服務,而是一個更好的自己:) iST宜特自1994年起,以專業獨家技術,為電子產業的上中下游客戶, 提供故障分析、可靠度實驗、材料分析和訊號測試之第三方公正實驗室