0

3
1

文字

分享

0
3
1

「光」革新突破半導體極限 矽光子晶片即將上陣

宜特科技_96
・2024/09/22 ・3810字 ・閱讀時間約 7 分鐘

-----廣告,請繼續往下閱讀-----

矽光子是近年熱門議題,晶圓大廠計劃將先進封裝整合 CPO 及矽光子技術,預計兩年後完成並投入應用。早在 2020 年,Intel  就指出矽光子將是先進封裝發展的關鍵,如今矽光子已真正成為半導體產業的核心研發方向。面對這次「電」轉「光」的新革命,您準備好了嗎?

本文轉載自宜特小學堂〈光革新突破半導體極限 矽光子晶片即將上陣〉,如果您對半導體產業新知有興趣,歡迎按下右邊的追蹤,就不會錯過宜特科技的最新文章!

隨著半導體積體電路技術的不斷發展,我們見證了摩爾定律的演進,元件尺寸的微縮和新材料的應用,都是為了提高單位面積內的元件數量,以加速 IC 的運算速度,同時改善散熱效能和節省能源。然而,隨著尺寸的微縮接近物理極限,製程技術面臨挑戰,良率問題也隨之浮現。

因應這一挑戰,專家開始探索將不同功能的 IC 集合成單一晶片、採用 3D 堆疊封裝技術等新途徑,但這些技術的核心仍然是用金屬線連接各個元件。自從晶片問世以來,「電子」一直是主要的訊號傳輸媒介,它的傳輸速度直接決定了晶片的性能。近年來高效能運算(HPC)、人工智慧(AI)、雲端數據等需求爆炸性成長,如何能突破限制實現更高效能的傳輸呢?於是大家把目光轉向了「光子」,藉由更快速的「光子」引入,是否可以加快元件的運作呢?

什麼是矽光子(Silicon photonics,簡稱 SiPh)?

矽光子(Silicon photonics,簡稱 SiPh) 是一種結合電子與光子的技術,是將光路微縮成一小片晶片,利用光波導在晶片內傳輸光信號。若能將處理光訊號的光波導元件整合到矽晶片上,同時處理電訊號和光訊號,便可達到縮小元件尺寸、減少耗能、降低成本的目標,但目前矽光子仍有許多技術難題需克服。

光通訊運用的「光纖」系統,能於世界各地以每秒數萬億 bit 的速度傳送數據,1968 年貝爾實驗室工程師很早就想到了。到了 21 世紀初發現光子技術不僅能在國與國之間做數據的傳遞,亦可在數據中心甚至是 CPU 之間,乃至於在晶片與晶片之間做數據傳輸。之所以採用「光」是因為玻璃(SiO2)對於光來說是透明的,不會發生干擾的現象,基本上,可以透過在 SiO2 中,結合能夠傳遞電磁波的光波導(Waveguide)通路來高速地傳輸數據。

-----廣告,請繼續往下閱讀-----

而矽(Si)材料的折射率(Refractive index)對比在紅外線的波長下高達 3.5,這也意味著,它比許多其他光學中所用的材料,更能有效地控制光的彎折或減速。一般光學傳輸的波長是 1.3 和 1.55 微米,在這兩個波段下矽材料不會吸收光線,因此光線能夠直接穿透矽材料。這種相容性使矽基設備能夠長距離傳輸大量數據,不會明顯失去訊號。

因此,矽光子技術透過原本 CMOS 矽(Si)的成熟技術,結合光子元件製程,可以使處理器核心之間的資料傳輸速度提高數百倍以上,且耗能更低;CPO(共同封裝光學)則是利用矽光子技術,將光通訊元件和交換器做整合,放在同一個模組內,這樣能縮短傳輸路徑,並在高速傳輸時,降低延遲與功耗。現今各大廠的目標是透過CPO和矽光子,實現更高效的光電封裝整合,大幅提升傳輸性能。

除了前面提到高效運算跟人工智慧需求不斷增加,光學雷達、生醫感測也非常適合使用光子元件,世界前幾大 IC 製造商都相繼發表矽光子是未來 IC 技術的關鍵及趨勢,本文將與大家分享相關文獻,了解矽光子元件組成與決定效能的關鍵。

矽光子元件組成,材料以「鍺」為首選

矽光子元件的基本組成是使用能將「光」轉換成「電」訊號的 p-i-n diode(PIN二極體)光電偵測器,加上傳輸訊號的光波導(Wave guide)與電訊號轉成光子的調變器(Modulator)、耦合器(Coupler)等所組合成的一個單晶片,斷面的結構大致如圖一所示。

-----廣告,請繼續往下閱讀-----
圖一:完整的 CEA LETI 矽光子單晶片平台用於結合被動和主動作用元件的橫剖面示意圖。[1]

其中最關鍵的製造技術即在圖一最右側 PIN 二極體,首選的半導體材料為鍺(Ge),因為鍺具有準直接能隙(Quasi-Direct band gap)且僅有 0.8eV 小於光子能量,能夠有效吸收光並轉換成電訊號,並且對於光的吸收係數很高,更適合用於光電偵測器,是一種非常好的取代材料。

PIN 是由一組高摻雜P (p+)型區和N (n+)型區之間夾著一層本質(Intrinsic)區所組成。在負偏壓下二極體的空乏寬度(Depletion width, Wd)會擴展至整個本質層。如圖二下能帶結構所示,當入射到本質層中的光子被吸收後,於導電和價電帶間產生電子–電洞對的漂移而形成電流。在矽光子元件的研發中最重要的方向,就是在不影響常規 CMOS 元件的特性下透過調整光電偵測器 PIN 的製程,且能使效能與頻寬達到最佳化。

圖二:PIN 二極體與負偏壓下受光效應產生的能帶結構示意圖。[2]

如何辨別 Ge-PIN 的品質?

先以圖三簡單的說明一顆單晶片的設計,Ge-PIN 光電偵測器與 Si -光波導的相對位置,(a)圖為剖面結構示意圖,光波導位於本質層下方,(b)圖為正面 Layout。

圖三:光子元件中 PIN 偵測器與光波導之(a)剖面結構相對位置圖,(b)為正面 Layout。[3]

因為 Ge-PIN 的品質差異會影響到偵測器的光電效能,鍺(Ge)的磊晶製程與 矽(Si)之間會有晶格不匹配與離子植入產生的差排缺陷等影響品質,圖四是Ge-PIN藉由穿透式電子顯微鏡(TEM)的觀察,可以明顯看出在本質層(Intrinsic)與 P 區均呈現亮區,代表沒有明顯缺陷,反觀在右側的 N 區則呈現暗灰色,這應該是源自於離子植入製程所產生的晶格缺陷。(延伸閱讀:破解半導體差排軌跡  TEM 技術找出晶片漏電真因)

-----廣告,請繼續往下閱讀-----
圖四:TEM 觀察 Ge-PIN 的斷面結構影像。[4]

此外,藉由 EDS 來分析波導中的矽(Si)是否有朝向 Ge-PIN 擴散的情形。圖五為鍺(Ge)層中沿著波導方向矽(Si)的含量分佈。矽(Si)摩爾百分比從接觸窗(Window)最高約 35%,向輸入側減少至低於 EDS 檢測極限的 2%,約是在 11mm 的位置處,表示發生明顯的擴散現象。

圖五:EDS 分析從接觸窗(0mm)到光電偵測器的輸入端(15mm)矽(Si)的分佈。[5]

如何觀察影響光電偵測器效能空乏區寬度的大小?

矽光子元件主要是採用與矽基產品相同的 CMOS製程,藉由掃描電容顯微鏡(SCM)的分析技術可以量測 PIN 在不同製程條件下,觀察本質層中空乏區寬度(Wd)的變化,圖六說明經由 SCM 二維載子分布圖(Mapping)影像以及從一維載子線分佈(Line Profile),分別能區分 P/N 接面(Junction)的位置與 Wd 的示意圖。

圖六:PIN 的斷面 SCM 2D  載子 mapping  影像與 1D line profile。 [6]

圖七:在圖三(B)中 x3 位置的斷面 SCM (a)2D mapping 影像與(b)1D Line profile。 [7]

在圖三中 X3 與 X4 兩位置區域的剖面 SCM 一維載子分布的結果於圖八中,可以量得 p/n 接面位置偏移了約 215nm (兩條虛線間距)。上述都是透過 SCM,可觀測出空乏區寬度(Wd)的變化,而空乏區的寬度決定電流流過的多寡,將會直接影響到元件品質與性能。

-----廣告,請繼續往下閱讀-----
圖八:SCM 一維載子分布圖顯示 X3 和  X4 兩位置之間的 p/n 接面位置的偏移。[8]

本文中談到離子植入產生的晶格缺陷或是矽波導朝向本質層擴散現象,以及 N/P dopant 擴散速率的差異影響 Wd 寬度等,這些要素皆決定了矽光子元件的品質,都是目前研發單晶片矽光子製程技術,所需面對的課題。

此外,在設計 Waveguide 材料或形狀,以及其他相關製程的研發中,均可藉由奈米材料分析技術如 TEM、EDS 與 SCM 等,宜特科技擁有大量材料分析實戰經驗,可以提供客戶有效的濃度分布的數據分析,並以此依據改善研發製程細節。

事實上,現有相關矽光子產品大多是將數位交換晶片與光收發模組(Transceiver)利用先進封裝包裝在一起,就是使用我們前面所說的 CPO(Co-Packaged Optics)的方式來商品化,但這種產品仍有能耗與體積的問題,未來採用「矽光子單晶片」才能真正達到短小節能的目標,矽光子技術可以提供高速、節能的整合解決方案,從而徹底改變資料中心、人工智慧、電信、感測和成像以及生物醫學應用等行業。

宜特科技長期觀察半導體產業趨勢,我們認為儘管矽光子技術存在整合和設備製造相關的挑戰,相信各家大廠仍會持續加速研發腳步,在全球共同努力下,突破摩爾定律關鍵技術的誕生終將指日可待。

-----廣告,請繼續往下閱讀-----

本文出自 宜特科技。

參考文獻:

-----廣告,請繼續往下閱讀-----
文章難易度

討論功能關閉中。

宜特科技_96
28 篇文章 ・ 6 位粉絲
我們了解你想要的不只是服務,而是一個更好的自己:) iST宜特自1994年起,以專業獨家技術,為電子產業的上中下游客戶, 提供故障分析、可靠度實驗、材料分析和訊號測試之第三方公正實驗室

0

0
0

文字

分享

0
0
0
不是不會髒,而是更難沾:耐污馬桶的表面科學
鳥苷三磷酸 (PanSci Promo)_96
・2026/09/22 ・3364字 ・閱讀時間約 7 分鐘

本文與 Panasonic 合作,泛科學撰文 

●以下科學研究內容作為知識分享,不直接與Panasonic A La Uno全自動洗淨馬桶產品功能連結

在做家務的痛苦排行榜上,「刷馬桶」絕對名列前茅。明明天天都在沖水,但過不了幾天,馬桶內壁邊角總會浮現黃黃的水垢、角落發黑的霉斑,甚至是那些刷掉又長出來的粉紅色污垢(黏質沙雷氏菌)。

許多市售衛浴設備常標榜「神奇抗污」或「永久不沾」,讓人誤以為安裝後便能永保潔淨。然而從材料科學的角度來看,世上並無能使污垢憑空消失的魔法。所謂「耐污」的實質機制,並非打造完全不沾染髒污的材質,而是調整表面的物理與化學屬性,使水垢和微生物難以強力附著。一旦降低了污垢與內壁之間的附著力,透過日常水流沖刷,便能輕易地將髒污帶走。

-----廣告,請繼續往下閱讀-----

為什麼污垢「黏不住」? 

要搞懂為什麼某些特殊表面能做到「耐污」,我們得先像偵探一樣,拆解馬桶裡的髒污究竟是怎麼「抓緊」材料表面的。馬桶內壁的污垢主要有兩大難纏的元兇:

  1. 水垢與礦物沉積*1:我們日常使用的自來水中含有鈣、鎂等金屬離子。當水滴在表面經歷反覆的濕潤與蒸發乾燥循環時,這些離子會逐漸結晶析出,變成硬度極高、緊緊「卡」在微觀縫隙裡的礦物質水垢。
  2. 生物膜與有機物*2:包含尿液中的無機鹽、油脂殘留,以及細菌入侵後分泌出像超強膠水一般的聚合物,所組成的黏滑防禦大本營。
關鍵不是沖水,而是「這些污垢如何抓住表面」

這兩大類污垢想要在材料上「落腳」,前提是它們必須能在表面找到足夠的附著點與黏合力。那麼,材料科學家是如何讓這些髒污「站不穩」的呢?答案就藏在「表面能(Surface Energy)」與「濕潤性(Wettability)」這兩個核心概念中。

當我們把水滴在某個表面上時,水滴會聚成一顆圓滾滾的水珠,還是迅速攤平開來?這取決於表面的特性:

  • 疏水路線(Hydrophobic)*1:具備低表面能的疏水表面,能顯著減少水分子或污染物與表面之間的極性作用力與氫鍵。水滴在這種表面上會因為表面張力而收縮成水珠,當水珠滾動滑落時,就能順便把表面的灰塵與礦物質顆粒帶走,這就是著名的「自清潔效應」。
  • 親水路線(Hydrophilic / Superhydrophilic)*2:相反地,極度親水的超親水表面則會強烈地吸引水分子,在材料最外層形成一層薄薄的「水化層(Hydration Layer)」。這層水化層就像是實體的液體盾牌,讓油污、蛋白質或細菌無法直接接觸到材料基底,只能漂浮在水膜上方。

如果要用攀岩來比喻:傳統粗糙的表面就像是有許多凹槽的攀岩牆,髒污就像攀岩者,需要找到落腳點並用力撐住才能攀附;而我們做的是抽掉把手點,或是在把手上塗上潤滑油,讓髒污找不到施力點,自然難以停留。

-----廣告,請繼續往下閱讀-----
材料科學的核心:想辦法讓污垢「抓不住」

不給細菌「握手」的機會

解決了水垢,下一個更棘手的對手是「細菌」。

馬桶內壁那些黑黑粉粉、摸起來滑滑的污垢,在微生物學中被稱為「生物膜(Biofilm)」。細菌並不是孤立生長的,當單顆細菌落在表面後,如果覺得環境舒適,它就會開始分泌胞外聚合物(EPS),這是一種天然的超強膠水。細菌們用這種膠水把自己與同伴緊緊黏在一起,並築起堅固的防禦堡壘,這時一般的沖水就很難把它們沖洗乾淨了。

根據《Nature Communications》與《Microsystems & Nanoengineering》的學術期刊研究指出,要阻止生物膜形成,除了化學上的抗菌,材料的「表面微幾何結構」扮演了至關重要的角色。

材料科學領域中有一個著名的「附著點理論(Attachment Point Theory)」:

-----廣告,請繼續往下閱讀-----
  1. 粗糙與微孔洞表面:如果材料表面存在許多微小的裂縫、氣孔或微米級凹洞,細菌(體積通常約 1 到 3 微米)就會興高采烈地鑽進這些小凹槽裡。這些凹槽不僅提供了極佳的機械咬合支點,還能幫細菌擋掉水流的沖刷。
  2. 極致平滑與微結構表面:相反地,如果材料表面做到極致平滑,完全沒有微米級的缺陷;或者反過來設計出尺寸遠小於細菌的奈米結構,細菌的足跡構造(如鞭毛或纖毛)就無法在表面找到穩固的「接觸附著點(Contact Points)」。

當細菌發現自己在這個表面上連「手都握不緊」、隨時會被水流吹走時,它就無法順利定殖並分泌膠水築巢。此外,現代衛浴結構在設計時,也越來越強調「一體成形」與「無接縫工藝」。消除接縫與死角,等於直接拔除了細菌與水垢最喜歡的避風港。

阻止細菌、生物膜找不到「落腳點」

當材料、結構與流體科技組隊聯防 

了解了材料化學與微觀幾何,我們就能勾勒出一座現代耐污馬桶的完整防禦體系:【材料層(低附著力)】+【結構層(無縫平滑)】+【動態流體層(泡沫與水流剪切力)】= 高效清潔!

以市面上備受矚目的 Panasonic A La Uno 全自動洗淨馬桶為例,就是將材料科學、結構工程與流體力學發揮到極致的典型代表:

1. 材料層:有機玻璃系新素材

A La Uno 全自動洗淨馬桶採新開發的「有機玻璃系新素材」(以壓克力高分子為基礎研發的衛浴專用材料,這類高分子成形技術亦被廣泛運用於大型水族館高壓觀景窗與飛機機艙罩)。這種材料表面具備極佳的疏水性與耐水垢特性,水滴不易長時間攤平停留;材質堅固、不易破裂,耐刮、不易造成細小傷痕。通過實驗測試,這種素材配合泡沫洗淨,在沖洗後能有效沖刷掉高達 99.99% 的大腸桿菌,從源頭阻斷細菌定殖。

-----廣告,請繼續往下閱讀-----

2. 結構層:無接縫工藝與三重防濺防護

在宏觀結構上,A La Uno 全自動洗淨馬桶採用無水箱沖水與便器、溫水洗淨便座一體成型設計,減少傳統水箱與座體之間的結構層次及接縫,並搭配可動迴轉式排水系統完成沖洗。更貼心的是其「三重防護」設計:

  • 泡沫防護:在水面上製造一層充沛的泡沫緩衝層,有效抑制男性站立小便時的尿液與污水飛濺;
  • 外圍防護:馬桶邊界特別設計了高約 3mm 的水檔,防止液體延著外壁滴落至地板;
  • 測漏防護:便座與馬桶本體採用不外露的防護設計,避免液體從縫隙飛濺滲漏。
Panasonic A La Uno 全自動洗淨馬桶

3. 動態流體層:雙效泡沫洗淨、漩渦水流與 nanoe™ X

當污垢降落在馬桶內壁時,A La Uno全自動洗淨馬桶 的動態流體科技便接手進行徹底打掃。其「雙效泡沫洗淨」會先釋放直徑約 5mm 的「毫米泡沫」包裹並帶走大塊髒污,再透過直徑約 60微米的「微米泡沫」深入微觀縫隙,徹底溶解殘餘的油脂與細微污垢。接著,配合高度清潔力的「漩渦型強力水流」,利用旋轉產生的流體剪切力,一口氣將附著力已被削弱的污垢剝離並沖走。此外,Panasonic A La Uno 全自動洗淨馬桶還搭襯了 nanoe™ X 健康科技,釋放氫氧離子有效抑制異味與髒污,維持空氣與內壁的良好衛生狀態。

科技讓生活變輕鬆,但物理法則依然誠實

從材料化學的低表面能設計,到微觀幾何的附著點控制,再到流體力學的水流沖刷,一座現代抗污馬桶的演進,縮影了人類如何運用基礎科學來解決日常生活痛點的智慧。

我們習慣將衛生清潔想像成一場與細菌髒污的硬碰硬死鬥。然而,A La Uno全自動洗淨馬桶 等現代衛浴技術的突破,展示了材料科學的另一種聰明思維:不靠強酸強鹼硬打,而是透過物理與化學邏輯,將「污垢固著」的機率降到最低。

-----廣告,請繼續往下閱讀-----

當材料科學與現代衛浴技術結合,刷馬桶不再是一件令人頭痛的辛苦瑣事。透過這些前沿科技的加持,我們得以從繁重的家務勞動中解放,享受更加乾淨、舒適且有品質的日常生活。

*1 參考論文:A metallic anti-biofouling surface with a hierarchical topography containing nanostructures on curved micro-riblets

*2 參考論文:Brushing up functional materials

-----廣告,請繼續往下閱讀-----
文章難易度

討論功能關閉中。

鳥苷三磷酸 (PanSci Promo)_96
251 篇文章 ・ 321 位粉絲
充滿能量的泛科學品牌合作帳號!相關行銷合作請洽:contact@pansci.asia

0

0
0

文字

分享

0
0
0
晶片出現電性異常就是找不到問題?選對工具快速揪出故障點!
宜特科技_96
・2026/10/06 ・5558字 ・閱讀時間約 11 分鐘

本文轉載自宜特小學堂〈IC電性異常,四大工具InGaAs、OBIRCH、Thermal EMMI、QDm該選哪台找亮點?〉,如果您對半導體產業新知有興趣,歡迎按下右邊的追蹤,就不會錯過宜特科技的最新文章!

-----廣告,請繼續往下閱讀-----

第一步:先透過 IV-Curve(電特性量測) 釐清電性異常現象

當 IC 運作不符合設計者預期時,應要先對 IC 異常腳位進行參數分析儀(IV-Curve)量測。透過量測獲得的電流與電壓關係圖,就能歸類電性異常為哪一種模式(如下圖):

IC 電性異常 IV-Curve 判讀示意圖(藍線:正常品 G / 紅線:異常品 F),藉以判斷IC電性異常屬於哪一種模式。圖/宜特科技

(一) Leakage(漏電):電流跑錯路
在正常工作電壓下電流卻異常偏高,代表元件內部可能存在很微小的非預期漏電路徑,雖然還沒有死透到短路,但會導致功率消耗暴增或發熱。常見造成的原因包括閘極氧化層破壞(Gate Oxide Breakdown)、PN 接面漏電(Junction Leakage)等。

(二) High Resistance (高阻抗):電流卡住了
當線路的阻抗變高,導通電流就會低於正常狀態,特性曲線向右偏移代表線路阻抗過大,這時就需要更高的電壓才能驅動微弱電流。常見原因包括 Via / Contact 接觸不良、金屬線路微裂(Micro-crack)、Void(空孔)或冷焊。

(三) Short(短路):不該相通的地方接在一起
兩個端點(如 VDD 與 GND)之間的阻抗趨近於零,代表兩端點會直接完全導通,原本該有的開關與閘極控制就會完全失效,這時只要施加微小的電壓就會引發極大的電流。常見原因包括金屬橋接(Metal Bridge)、ESD打穿或介電層針孔(Pinhole)。

-----廣告,請繼續往下閱讀-----

(四) Open(開路):電流直接斷掉了
線路發生斷路(Break / Disconnect),形成無窮大阻抗,就會導致電流無法正常通過。常見原因有 Bump 脫焊、Bonding Wire(打線)斷裂、Metal 線路完全燒斷。

第二步:工具怎麼選?四大電性異常 x 機台最速配策略

搞清楚是哪種電性異常後,下一步就是選對工具!但每種工具也都各有極限,以下是根據宜特EFA電性團隊多年的經驗,我們整理出最有效率的機台篩選邏輯:

(一) 漏電(Leakage):先用 InGaAs分析
發現 IC 有漏電情形,我們多會先用 InGaAs(砷化鎵銦微光顯微鏡)分析。

1. 為什麼首選 InGaAs?
因為漏電多半發生在 Gate Oxide 擊穿或 PN 接面,電子與電洞複合時會釋放出微弱的光子(1100 nm 附近)。而InGaAs對微光的靈敏度極高,不僅能在極微小的微安培(μA)等級電流下抓到亮點;晶片正面佈滿金屬走線,漏電發出的光根本穿不透,只能把晶片從背面(Backside)研磨打薄,從底下的矽基板往上查找異常點。而InGaAs 的感測波長對矽(Si)基板穿透率極佳,因此自然成為漏電加背面(Backside)定位時無可取代的首選。

-----廣告,請繼續往下閱讀-----
InGaAs亮點偵測示意圖。圖/宜特科技

2.何時該換其他工具?
遇到樣品無法 Decap、漏電電流過大導致熱效應遠大於發光,或屬於多層堆疊(Stacked Die),就會建議改用 Thermal EMMI(InSb)或 OBIRCH (雷射光束電阻異常偵測)分析。

3. InGaAs 還是 Thermal EMMI?漏電分析這樣選
如果樣品允許背面開蓋或背面研磨,建議優先做 Backside InGaAs,成功率且解析度較高;若為不可破壞的完整封裝,建議先以 Thermal EMMI 鎖定大致熱區,再搭配X-ray確認異常熱源位置。

4. 案例示範:如何抓出漏電 Hot Spot?
施加偏壓下,晶片呈漏電異常。晶背研磨後進行 InGaAs 分析,感測器迅速捕捉到缺陷處電子-電洞複合釋放出的微弱光子,並精準呈現出數個藍色亮點(Hotspots),成功為後續的 FIB 切片與 TEM 物性分析(PFA)定位精確缺陷。

透過InGaAs定位出漏電位置。圖/宜特科技

(二) 高阻抗(High Resistance):先用 OBIRCH 分析

-----廣告,請繼續往下閱讀-----

若 IC 呈現高阻抗異常(如 Contact/Via 阻抗偏高、線路微裂),我們多半會先用 OBIRCH(雷射光束誘發阻值異常偵測) 分析。

1. 為什麼首選 OBIRCH?
高阻抗問題通常不會「發光」,InGaAs 無法偵測到亮點。OBIRCH 利用 1300 nm 雷射加熱局部區域,引發高阻抗點(如 Void 空孔、冷焊、薄金屬)劇烈電阻與電流變化。是抓出 Via / Contact 高阻抗與 Metal Line 微裂的首選。

OBIRCH亮點偵測示意圖。圖/宜特科技

OBIRCH 可依據樣品結構彈性,支援正面與背面(Frontside / Backside)掃描。可直接對最上層的金屬線路或露出來的 Die 表面加熱照射;若正面遭密集金屬層遮蔽,亦可將矽基板打薄從背面照射。1300 nm 雷射對矽基板穿透力佳,能直接穿透矽層、精準加熱深層金屬缺陷。

2. 何時該換其他工具?
有時候遇到高阻抗點已經接近完全開路(Open, ΔI 極小),或是屬於先進封裝(如 CoWoS、RDL 層)無法接收到光學訊號的情形,若此時強行加大電壓強求訊號,極易將微小缺陷線路直接「熔斷」。

-----廣告,請繼續往下閱讀-----

3. OBIRCH 還是 QDm?高阻抗分析這樣選
面對高阻抗,關鍵在於控制安全電流。建議工程師應先以 OBIRCH 進行低功率雷射掃描;若為先進封裝或多層內部走線高阻抗,則建議選用 QDm(量子鑽石顯微鏡),透過磁場感測直接重繪電流路徑,較不受光學遮蔽與熱擴散干擾。

4. 案例示範:如何找到高阻抗缺陷?
在施加相同偏壓下,好品晶片(下圖左)可偵測到正常驅動亮點;壞品晶片(下圖右)僅有微小異常電流,顯示有阻抗過高狀態,電流無法通過之情形。經由 Backside OBIRCH 分析,壞品於下圖右黃框區內之正常熱誘發訊號完全消失,後續可針對此區元件做 Delayer 分析,即可精確的定位異常缺陷。

OBIRCH高阻抗定位案例。圖/宜特科技

(三) 短路(Short):先用 OBIRCH 或 Thermal EMMI(InSb)分析

如果發現 IC 呈現短路異常,我們多半會先用 OBIRCH 或 Thermal EMMI(InSb)分析 。

-----廣告,請繼續往下閱讀-----

1. 為什麼首選 OBIRCH 或 Thermal EMMI (InSb)?

(1) 金屬層微小短路,首選 OBIRCH:
若短路發生在晶片內部金屬層(Metal Bridge)或氧化層針孔(Pinhole),雷射加熱會引發極顯著的電阻與電流變化(ΔI),OBIRCH 能提供極高的空間解析度,直接鎖定微米級的短路橋接點。

(2) 大電流 / 大面積短路,首選 Thermal EMMI:
若短路電流較大,元件在極低電壓下就會產生明顯焦耳熱功率。Thermal EMMI(InSb)能夠直接偵測 3.0~5.0 μm 的熱輻射訊號,可免開蓋(Decap)直接對完整封裝或 PCB 進行快速掃描。

Thermal EMMI(InSb)亮點偵測示意圖。圖/Themofisher

2. 遇到先進封裝短路,為什麼要換其他工具?
遇到先進封裝(如 CoWoS、3D IC、HBM、RDL 層)內的埋藏式短路,OBIRCH 的光學雷射無法穿透多層結構,而 Thermal EMMI(InSb)則會因大面積熱擴散(Thermal Spreading)導致影像一片模糊、無法精確鎖定 z 軸深度,這時我們就會改用 QDm(量子鑽石顯微鏡)分析。

-----廣告,請繼續往下閱讀-----

3. OBIRCH、Thermal EMMI 還是 QDm?短路分析這樣選
裸 Die 樣品較小或電流短路(Short)異常,優先使用 OBIRCH;封裝或大電流短路(Direct Short)則先用 Thermal EMMI(InSb)粗略定位 ;若為先進封裝或多層金屬疊加區,建議直接採用 QDm(量子鑽石顯微鏡),利用微觀磁場透視,無損重構 3D 電流路徑。

4. 案例示範:OBIRCH 如何抓出短路異常點?
施加相同偏壓下,壞品(下圖右)呈現短路異常。經由 Backside OBIRCH 分析,偵測到黃框區內為異常亮點,且看出疑似 Metal 融燒現象。

透過 OBIRCH 定位短路異常點(左:好品 / 右:壞品) 。圖/宜特科技

不開蓋狀況下,壞品施加電壓後,經由 Thermal EMMI(InSb),偵測到黃框內為異常熱源,再配合 X-ray 疊圖確認異常處為封裝體或是 die 上,決定後續使用 FA 定位手法,減少選錯機台耗時分析。

透過 Thermal EMMI(InSb)定位短路案例。圖/宜特科技

下圖是一顆 BGA 封裝晶片,中間橘色箭頭所指位置,出現一個清晰的熱點(Hot Spot)。在完整封裝、不開蓋(Decap)的情況下,透過對異常 Pin 腳施加電壓偵測局部發熱,Thermal EMMI(InSb)敏銳地捕捉到熱輻射訊號。

Thermal Emmi定位出BGA 封裝晶片短路位置。圖/宜特科技

下圖顯示驅動 IC 與面板連接處的走線或 Bonding 發生微裂或微短路(Short),通電後產生熱功率。透過Thermal EMMI(InSb)鎖定熱源位置,再搭配 PCB X-ray 進行結構透視,實現「電性定位+ 物性驗證」的高效故障分析流程。

(左上/右上)鎖定驅動 IC 與面板連接處之低阻抗發熱熱點。先以 X-Ray(左下)照出內部 Via 微裂開路,再以 Thermal EMMI(右下)抓出 PCB 走線發熱點。圖/宜特科技

(四)開路(Open):先用 OBIRCH 分析
若發現 IC 呈現開路異常,我們多半會先用 OBIRCH 來分析。

1. 為什麼 Open 是最難抓的異常?
因為開路(Open)代表完全沒有電流通過可供感測,意味著「靠電流發光(InGaAs)」或「靠雷射誘發電流變化(OBIRCH)」的工具完全失效。

2. 沒有電流訊號,Open 該怎麼找?
建議客戶提供好壞品比對,偵測好品正常驅動的元件亮點處(Normal Turn On),再比對壞品亮點處,觀察兩者差異性。

(1) 方法一:施加高壓高頻訊號(RF / AC Bias)+ OBIRCH
透過施加高頻交流訊號,利用斷路點兩端的寄生電容(Parasitic Capacitance)產生微弱的充放電位移電流,進而引發局部微熱,再利用 OBIRCH 亮點結果比對差異。

(2) 方法二:QDm 磁場感測透視重建,找出電流斷在哪
對於 2.5D / 3D 先進封裝或 Bump/Bonding Wire 斷裂,QDm(量子鑽石顯微鏡) 能感測極微弱的磁場分布,工程師可透過電流在斷路點瞬間歸零的磁場邊界(Magnetic Field Boundary),精準視覺化找出「電流在哪裡中斷」。

3. 完全沒有電性反應,改用其他物性分析(PFA)技術
當電性迴路完全無法通電、連高頻訊號都無法傳導時,EFA 亮點定位機台將達到極限。此時宜特會建議客戶轉用 X-Ray / 3D X-Ray(CT)進行非破壞性結構透視,直接觀察打線(Bonding Wire)斷裂、Bump 脫焊或通孔(Via)斷裂位置。

4. OBIRCH、QDm 還是 3D X-Ray?Open 分析這樣選
遇到Open(開路)問題,切忌盲目加大 DC 直流電壓。應先確認是否能透過高頻/高壓觸發微弱訊號,並利用 QDm 感測磁場中斷點;若電性完全無反應,則應果斷搭配 3D X-Ray 進行結構照相,才是最節省時間與樣品成本的黃金路徑。

5. 案例示範:如何找出隱藏的 Open 斷點
針對異常 Pin 腳施加高壓或高頻交流訊號(AC Bias),利用斷路點(Open Spot)兩端產生的微弱寄生電容充放電位移,及電磁場變化量,偵測出異常斷點處。

透過 QDM 機台施加高頻交流電,偵測磁場及電流變化,並經軟體處理呈現異常亮點。圖/QuantumDiamonds

面對日益複雜的 IC 與先進封裝結構,故障分析的核心已不只是「哪一台設備看得到亮點」,而是如何從電性特徵出發,建立一條由電性判讀、異常定位到物性驗證的完整分析路徑。

本文出自 www.istgroup.com

-----廣告,請繼續往下閱讀-----

討論功能關閉中。

宜特科技_96
28 篇文章 ・ 6 位粉絲
我們了解你想要的不只是服務,而是一個更好的自己:) iST宜特自1994年起,以專業獨家技術,為電子產業的上中下游客戶, 提供故障分析、可靠度實驗、材料分析和訊號測試之第三方公正實驗室

0

1
0

文字

分享

0
1
0
AI 伺服器晶片大又貴,萬一焊接失敗還有救嗎?
宜特科技_96
・2026/09/18 ・3984字 ・閱讀時間約 8 分鐘

本文轉載自宜特小學堂〈CoWoS, EMIB, SoIC等先進封裝如何精準貼裝且順利重焊(Rework)?〉,如果您對半導體產業新知有興趣,歡迎按下右邊的追蹤,就不會錯過宜特科技的最新文章!

隨著 ChatGPT、生成式 AI 與大語言模型(LLM)的爆發,輝達(NVIDIA)的 Blackwell(如 B200)、Ultra系列,以及 AMD、英特爾(Intel)的高階伺服器晶片,都高度依賴 2.5D / 3D 異質整合先進封裝技術。

為了追求運算極限,晶片不再只是單一矽晶圓,而是 CPU、GPU 和好幾顆 HBM(高頻寬記憶體)用先進封裝「拼貼」在一起。這導致整個封裝完的晶片尺寸變得奇大無比,隨便就突破 90 X90 mm的尺寸,這在以前的消費性電子,例如手機晶片頂多 15 X15 mm,是難以想像的大小。

-----廣告,請繼續往下閱讀-----

一顆高階 AI 晶片的報價動輒幾萬美金,如果在最後打上印刷電路板(PCBA)時,才因為焊接不良(如冷焊、橋接)導致測試失敗,若要整顆報廢,所費不貲。這時,就是「返修系統」上場的時候!如何完美地拆下這顆昂貴的晶片、清理乾淨電路板,再精確地焊回去,是極高難度的維修門檻。

面對晶片巨大化的硬體挑戰,業界普遍遵循的 IPC-9701 規範(焊接性能與可靠度實驗標準)也更加嚴格。從組裝到 Rework(重工)都是重要環節;所謂 Rework,就是將已組裝的元件拆下、修復或更換後再重新組裝,尤其適用於高價值元件的修復與再利用,也是確保 AI 伺服器在高溫、高負載環境下維持可靠度的關鍵。

本文將探討在 AI 算力大爆發的時代下,如何提供一套能跨越物理限制、確保高良率與高可靠度的「大尺寸晶片貼裝與自動返修關鍵解決方案」,協助AI供應鏈上下游克服硬體演進的最後一哩路。

一、AI伺服器晶片巨大化帶來的製程痛點

近期業界最常面臨的痛點是:「現在的大尺寸晶片可能達到 150x150mm,能用什麼工具貼裝?晶片重工維修時又該如何確保品質?」

-----廣告,請繼續往下閱讀-----

(一) 現有設備的尺寸限制:

現行普遍的貼片設備(Pick and Place, P&P)受到物理限制,最大僅能支持邊長約 90×90 mm 的元件,面對現今尺寸動輒超過 90×90 mm 的巨型晶片,已完全無法滿足對位與貼裝的需求。

(二) 手工返修帶來的重工風險:

當大尺寸晶片需要進行重工(Rework)或維修時,若使用傳統人工或非專用設備加熱,容易導致以下缺陷:

1. PCB剝離(Peeling):因加熱不均勻或過熱,導致印刷電路板層壓結構受損。

2. 零件燒焦與冷焊(Cold Solder):溫控不精準導致元件表面燒焦,或是錫膏未完全熔化而形成冷焊,嚴重影響焊接品質。

由左至右是傳統人工除錫製程中,易因溫控不準確,導致爆版、燒焦或冷焊(焊接不良)。圖/宜特科技

3. 焊墊缺陷:傳統人工除錫製程中,容易因物理接觸刮傷或拉扯,造成電路板焊墊(Pad)損壞。

傳統手工除錫常見的缺陷:左圖造成BGA焊墊損傷,右圖為人工除錫後高度不均的現象。圖/宜特科技

二、解密「晶片手術」:高階返修與自動除錫技術

從上面的案例可以了解,在面對大型 AI 晶片的貼裝與返修,真正的挑戰不只是「拆下來再焊回去」,而是如何在不傷害晶片與電路板的前提下,精準完成拆除、除錫、對位與重焊。要完成這場高難度的晶片手術,尺寸、精度、溫控與除錫,每個環節都是關鍵。


因此,專為大型晶片開發的「高精度返修系統解決方案」誕生了!透過精準的溫控技術與光學對準功能,確保BGA元件的可靠拆裝與高效返修,避免因焊接不良導致的損毀。

(一)超大尺寸晶片的也能拆裝:

現行普遍的貼片設備(Pick and Place, P&P)受到物理限制,最大僅能支持邊長約 90×90 mm 的元件,面對現今尺寸動輒超過 90×90 mm 的巨型晶片,已完全無法滿足對位與貼裝的需求。

-----廣告,請繼續往下閱讀-----

(二)高精度光學對位控制更精準:

晶片拆下後,要重新對準電路板上的焊點並不容易。透過高解析彩色相機與光學影像重疊技術,可微調 Theta 角與 X/Y 軸,將對位精度控制在 ±25 μm 以內,降低貼裝偏移的風險。

(三) 複合溫控提升受熱均勻度:

大型晶片若局部溫差過大,可能造成基板翹曲甚至損傷,採用大功率紅外線(IR)結合熱風循環複合加熱,並配備即時監控系統,確保大面積基板受熱均勻,避免板材翹曲或損傷。

結合大功率底座紅外線(Dynamic IR)與頂部熱風循環(Hot Air)的精密加熱架構示意。圖/Kurtz ersa,宜特科技重製

(四) 不傷板清理殘留焊錫:

晶片移除後,電路板上仍會留下殘錫,傳統人工除錫可能增加焊墊受損的風險。自動吸錫技術則能以完全不接觸 PCBA 的方式,自動把殘錫吸取乾淨,徹底杜絕手工除錫帶來的焊墊損壞缺陷 。

三、實際案例分享

宜特經常收到客戶緊急送修、搭載大型 AI晶片的高價伺服器主機板。為了兼顧「高精準貼裝」與「無損維修」,以下是我們將核心技術應用在真實案例的分享。

-----廣告,請繼續往下閱讀-----

案例一:大尺寸晶片(> 90 X 90 mm)光學對位貼裝

客戶研發出一款全新的超大尺寸AI晶片,常規SMT(表面黏著)產線根本無法精準貼裝,也會擔心焊接過程溫度不均,導致高價晶片損壞,而以下是我們針對大型晶片的貼裝流程建議。

大尺寸晶片(> 90mm x 90mm)貼裝流程。圖/宜特科技

1. 精密光學重疊對位(Optical Superposition):
在實機對位時,系統配置了5 MP GigE高解析彩色相機,利用光學影像重疊技術,將晶片接腳(下圖的橘點)與電路板焊墊(下圖中的綠方塊)的影像同時呈現在螢幕上。
工程師就能非常直覺地在畫面上進行Theta角度微調(旋轉修正與 X-Y 軸向微對齊,將貼裝精度控制在極精準的±25 μm以內。當對位完成,真空吸嘴便會自動放開,安全地將元件放到極其精準的座標上。

高精度光學影像重疊(Optical Superposition)對位原理,是系統利用分光鏡(Beam Splitter)與雙LED光源,同時捕捉上方晶片接腳(橘點)與下方電路板焊墊(綠方塊)的影像,將兩者即時重疊於螢幕中,協助工程師進行極其直覺且精準的對位微調。圖/Kurtz ersa,宜特科技重製
IC對位微調補償機制(Alignment Correction)。系統在影像重疊後進行兩階段修正:1. Theta軸向調整(Theta adjustment),旋轉校正晶片角度偏差;2. X-Y 軸向調整(X-Y adjustment),進行前後左右的水平線性對齊,確保晶片錫球與PCB焊墊達到精密接合。圖/Kurtz ersa,宜特科技重製

2. 即時溫控多點監控(Real-time Profile):
在焊接階段,系統採用大功率紅外線(IR)與熱風循環複合加熱。我們在電路板上拉出多達7個位置的溫度感測線(熱電偶),在螢幕上即時繪製動態溫度Profile曲線。此技術能確保這顆超大晶片的每一處受熱都完美均勻,徹底杜絕了傳統加熱不良導致的翹曲(Warpage)、零件損壞或焊接問題。

實機運作時,透過多達7組熱電偶拉線進行的Real-time Profile即時溫度曲線監控,確保巨型基板受熱完全均勻、避免板翹。圖/Kurtz ersa

案例二:高價大尺寸 BGA 元件無損重工返修(Rework)

當客戶測試完的 AI 伺服器主機板上的大尺寸晶片,因焊接不良需要更換。此時最擔心的是拆下舊晶片後,人工清理電路板殘錫可能會刮傷、扯斷脆弱的焊墊(Pad),導致整片百萬級主機板報廢。
針對此案例,我們以自動無接觸的除錫手法解除了人工除錫可能刮傷焊墊的問題,將焊墊損傷機率降為零,讓後續重新貼裝(Remount)的新晶片能夠再次擁有完美的焊接基底。

-----廣告,請繼續往下閱讀-----
晶片重工返修流程。圖/宜特科技

四、自動無接觸除錫技術(Auto Scavenger):

當系統自動將舊晶片安全解焊並移除後,電路板上留下了參差不齊的殘錫。此時,「Auto Scavenger 自動吸錫模組」立即啟動。這是一個完全獨立的智慧模組,不需要操作人員費時設定。吸嘴會自動下降至板材上方,在「完全不與PCBA發生物理接觸」的前提下,自動、快速地將殘留焊料吸取乾淨。

(從左到右)顯示了從開始拆拔BGA到焊料吸取,再到完全去除殘留焊料的過程。圖/宜特科技

隨著 2.5D/3D 先進封裝技術發展,AI 晶片越做越大、成本也越來越高,一旦焊接出問題,直接報廢的代價可不小。如何在不傷害晶片與電路板的情況下完成返修,並確保後續使用的穩定與可靠,也成為 AI 晶片製程中越來越重要的一環。

本文出自 www.istgroup.com

-----廣告,請繼續往下閱讀-----

討論功能關閉中。

宜特科技_96
28 篇文章 ・ 6 位粉絲
我們了解你想要的不只是服務,而是一個更好的自己:) iST宜特自1994年起,以專業獨家技術,為電子產業的上中下游客戶, 提供故障分析、可靠度實驗、材料分析和訊號測試之第三方公正實驗室
繁 简