「光」革新突破半導體極限 矽光子晶片即將上陣

當晶片結構內部有問題，想要進行切片觀察，但方式有好幾種，該如何針對樣品的屬性，選擇正確分析手法呢？

本文轉載自宜特小學堂〈 哪種 IC 切片手法 最適合我的樣品〉，如果您對半導體產業新知有興趣，歡迎按下右邊的追蹤，就不會錯過宜特科技的最新文章！

IC 設計後，在進行後續的產品功能性測試、可靠度測試（Reliability Test）或故障分析除錯（Failure Analysis & Debug）前，必須對待測試的樣品先做樣品製備（Sample preparation），透過 IC 切片方式，進行斷面／橫截面觀察（Cross-section）。此步驟在確認晶片內的金屬接線、晶片各層之間結構（Structure）、錫球接合（Solder Joint）、封裝打線（Wire Bonding）和元件（Device）異常等各種可疑缺陷（Defect），扮演相當關鍵性重要角色。

然而觀察截面的方式有好多種，有傳統機械研磨（Grinding）方式，透過機械手法拋光（Polish）至所需觀察的該層位置；或是透過離子束（Ion Beam）方式來進行切削（Milling）；那麼，每一種分析手法到底有那些優勢呢？又該如何選擇哪一種切片手法，才能符合工程師想要觀察的樣品型態呢？本文將帶來四大分析手法，從針對尺寸極小的目標觀測區（如奈米等級的先進製程缺陷），或是大面積結構觀察（如微米等級的矽穿孔 TSV），幫大家快速找到適合的分析手法，進行斷面／橫截面觀察更得心應手！

傳統機械研磨（Grinding）：樣品製備時間長，觀測範圍可達 15cm

 傳統機械研磨最大優勢，是可以達到大面積的觀察範圍（<15cm 皆可），跨越整顆晶粒（Die），甚至是封裝品（Package），當需要檢視全面性結構的堆疊或是尺寸量測等等，就適合使用 Grinding 手法（如下圖）。這個手法可透過機械切割、冷埋、研磨、拋光四步驟置備樣品到所需觀察的位置。

不過傳統研磨也有兩項弱點，除了有機械應力容易產生結構損壞，如變形、刮痕外，此項操作也非常需要依靠操作人員的執行經驗，經驗不足者，恐導致研磨過頭而誤傷到目標觀測區，影響後續分析。

離子束 Cross-section Polisher（CP）：除了截面分析，需要微蝕刻也可靠它

相較於傳統機械研磨（Grinding），Cross-section Polisher（簡稱 CP）的優點在於，是利用離子束做最後的精細切削（Fine milling），可以減低多餘的人為損傷，避免傳統研磨機械應力產生的結構損壞。除了切片外，CP 還有另一延伸應用，就是針對樣品進行表面微蝕刻，能夠解決研磨後造成的金屬延展或變形問題。因此，若是想觀察金屬堆疊型之結構、介金屬化合物 Intermetallic Compound（IMC），CP 是非常適合的分析手法。

CP 的手法，是先利用研磨（Grinding）將樣品磨至目標區前，再使用氬離子 Ar+，切削至目標觀測區，此做法不僅能有效縮短分析時間，後續再搭配掃描式電子顯微鏡（Scanning Electron Microscope，簡稱 SEM）進行拍攝，將能夠呈現較為清晰的層次邊界。

案例一：CP 的 Cross Section 能力，快又有效率！

案例一的待測樣品為 BGA 封裝形式，目標是針對特定的錫球（Solder bump）進行分析。透過 CP，可在 1 小時內完成 1mm 範圍的面積切片。後續搭配 SEM 分析，即可清楚呈現錫球表面材料的分布情況。

下圖是案例中的 SEM 影像，圖（a）是 CP 後的樣品截面，可將整顆 bump 完整呈現。圖（b）是用傳統機械研磨（Grinding）完成之 BGA，雖然可以看到 bump 的介金屬化合物（IMC），但因研磨延展無法完整呈現。而圖（c）是用 CP 完成之 BGA，bump 下方的IMC對比清晰，可清楚看到材料對比的差異。

案例二：透過 CP milling 解決銅延展變形的狀況

常見的 PCB 板疊孔結構中，若盲孔（Blind Via Hole，簡稱 BVH）與銅層（Cu layer）之間的結合力較弱時，在製程後期的熱處理過程中，容易導致盲孔與銅層拉扯出裂縫（Crack），造成阻值不穩定等異常情形。一般常見是透過傳統機械研磨（Grinding）來檢測此類問題，但這種處理方式往往會造成銅延展變形而影響判斷。我們可以使用 CP 針對 BVH 結構進行 CP milling，有效解決問題，並且處理範圍可達 10mm 以上之寬度。

Plasma FIB（簡稱PFIB）：不想整顆樣品破壞，就選擇它來做局部分析

在 3D-IC 半導體製程技術中，如果擔心研磨（Grinding）在去層（Delayer or Deprocess）過程傷到目標區，或是擔心樣品研磨時均勻性不佳，會影響到觀察重點，這時就可考慮用電漿聚焦離子束顯微鏡（Plasma FIB，簡稱 PFIB）分析手法！

PFIB 結合了電漿離子蝕刻加工與 SEM 觀察功能，適用於分析範圍在 50-500 µm 的距離內，可進行截面分析與去層觀察，並針對特定區域能邊切邊觀察，有效避免因盲目切削而誤傷到目標區的狀況，確保異常結構或特定觀察結構的完整性。（閱讀更多：先進製程晶片局部去層找 Defect 可用何種工具）

Dual Beam FIB（簡稱DB-FIB）：適用數奈米小範圍且局部的切片分析

結合鎵離子束與 SEM 的雙束聚焦離子顯微鏡（Dual Beam FIB，簡稱 DB-FIB），可針對樣品中的微細結構進行奈米尺度的定位及觀察，適用於分析範圍在 50µm 以下的結構或異常區域。同時，DB-FIB 還能進行能量散佈 X-ray 能譜儀（Energy Dispersive X-ray Spectroscopy，簡稱 EDX）分析及電子背向散射（Electron Backscatter Diffraction，簡稱 EBSD），以獲得目標區域的成分與晶體結構相關資訊。

此外，當觀察的異常區域或結構過於微小，用 SEM 無法得到足夠資訊時，DB-FIB 也可以執行穿透式電子顯微鏡（Transmission Electron Microscope，簡稱 TEM）的試片製備，後續可供 TEM 進行更高解析度的分析。

若想更認識各種工具的應用，歡迎來信索取宜特精心製作的四大切片分析工具圖表marketing_tw@istgroup.com，希望透過本文能幫助讀者，對IC截面分析手法有更多了解，例如 CP 設備新增了 Milling 功能，使其用途更加多元；而 PFIB 增加了去層功能，為先進製程的異常分析開啟了全新的可能性！

本文出自 www.istgroup.com。

台灣首台量子電腦誕生：量子時代的到來

2024 年 1 月，台灣自主研發的第一台量子電腦正式於中央研究院誕生，儘管僅具備5個量子位元（qubits），卻為台灣在全球量子電腦競技場上佔據一席之地揭開了序幕。這一具有歷史性意義的事件不僅代表台灣科技能力的進步，也喚醒了人們對量子電腦的未來潛力的無限期待。

量子電腦，不再僅是科幻小說中的幻想，而是實實在在的科技新星，逐漸改變人類面對複雜問題的解決方式。台灣，身為全球半導體製造的重要支柱，正在迎接量子電腦進入量產的時代，而這將與材料學、晶片製程技術緊密相關。當量子技術進一步發展，台灣的製程技術無疑能為這場科技革命提供關鍵助力。

但在我們深入了解量子電腦的潛力之前，必須先理解它的基本運作原理。畢竟，要瞭解該投資哪些量子概念股，或者選擇哪些科系來掌握未來的科技趨勢，我們首先需要清楚量子電腦究竟是如何運作的。

什麼是量子電腦？從電晶體到量子位元

2019 年，Google 推出了 53 量子位元的量子電腦「梧桐」（Sycamore），並宣告達成「量子霸權」，即其量子電腦在短短 200 秒內完成了傳統超級電腦需要 1 萬年才能處理的計算任務。這標誌著量子計算能力的突破，為計算科學開啟了全新的紀元。

量子電腦之所以強大，是因為它利用了量子力學的「疊加」與「糾纏」現象。傳統電腦使用二進制的「0」和「1」來進行計算，而量子位元可以同時處於「0」和「1」的狀態，這使得量子電腦能在同一時間進行更多複雜的計算，大大提高了運算效率。

這樣的技術突破意味著，我們不再只依賴電子流過電晶體來實現運算，而是可以直接操控單一電子或其他粒子，讓它們同時攜帶 0 與 1 的信息，從而極大地提升了計算能力。

掌握電子的挑戰：從不確定性到操控技術

量子力學的另一個特性——不確定性原理——使得控制電子變得非常困難。電子極其微小，甚至無法用肉眼觀察。當我們試圖「觀察」一顆電子時，光子的介入會改變電子的狀態，這種不確定性使得同時測量電子的位置和動量幾乎不可能。

這種量子現象的捉摸不定，給科學家們帶來了巨大的挑戰。然而，正是這些現象，讓科學家們探索出了全新的計算方式——量子計算。在這一領域，超導體成為了實現量子位元的關鍵技術。

超導體與量子電腦的結合：解鎖未來的關鍵

2023 年 7 月，韓國科學家宣布發現了一種名為 LK-99 的高溫超導體，這一發現引起了全球的轟動，因為超導體具備零電阻和磁浮現象，與量子力學有著密切的聯繫。超導體是未來量子電腦的潛在材料，它能夠在極低溫下讓電子以「庫柏對」的形式運動，這些電子對能夠在原子之間暢通無阻，產生零電阻效應。

通過利用「約瑟夫森效應」，兩個超導體之間夾入絕緣體，可以讓電子對穿越絕緣體，形成「超導電流」。這種穿隧效應是量子電腦中量子位元的重要基礎，讓我們能夠構建出穩定且有效的量子系統。

然而，現有的超導量子電腦仍面臨兩個主要挑戰。首先，超導現象只能在接近絕對零度的極低溫環境下出現，這意味著要在家庭或企業中大規模應用量子電腦，仍需克服極端溫控的技術難題。其次，超導量子位元非常容易受到外界干擾而失去量子狀態，這使得量子計算的穩定性成為一個尚未解決的問題。

量子電腦的多元發展：超導不是唯一的答案

儘管超導體被廣泛應用於當前的量子電腦技術中，但它並不是唯一的發展途徑。其他量子計算技術也在不斷進步，包括基於離子阱技術、光子學量子電腦等。

離子阱技術利用激光操控單一原子來進行計算，這種技術具有極高的精度和穩定性，但也面臨著技術複雜性和成本的問題。而光子學量子電腦則利用光子來承載和傳輸信息，具有快速且易於擴展的潛力，然而，目前的光子學技術還存在一定的技術障礙，尤其是在量子糾纏狀態的穩定性上。

因此，量子計算的未來發展並不會只依賴一種技術，而是可能出現多元化的方案，根據不同的應用場景，選擇最合適的技術路徑。

台灣的量子未來：機遇與挑戰並存

隨著全球對量子技術的關注不斷提升，台灣有望在這一領域佔據重要地位。台灣的半導體技術、材料科學研究和製造實力，無疑為量子電腦的發展提供了堅實的基礎。從傳統的半導體製程轉換到量子晶片製造，台灣擁有豐富的技術積累與創新潛力。

然而，量子電腦技術的發展速度迅猛，台灣必須在全球競爭中不斷推動自主研發能力。未來，量子電腦的應用範圍將涵蓋人工智能、金融運算、材料科學、新藥開發等領域，這將進一步改變現有的產業結構和科技生態。

對於投資者和學生來說，理解量子電腦的運作原理與未來趨勢，將是未來掌握科技變革的關鍵。而量子電腦的崛起，也標誌著下一場技術革命的序幕已經開啟。

本文由 ASM 委託，泛科學企劃執行。 

以人類現在的科技，我們能精準打造出每一面牆只有原子厚度的房子嗎？在半導體的世界，我們做到了！

如果將半導體製程比喻為蓋房子，「薄膜製程」就像是在晶片上堆砌層層疊疊的磚塊，透過「微影製程」映照出房間布局 — 也就是電路，再經過蝕刻步驟雕出一格格的房間 — 電晶體，最終形成我們熟悉的晶片。為了打造出效能更強大的晶片，我們必須在晶片這棟「房子」大小不變的情況下，塞進更多如同「房間」的電晶體。

因此，半導體產業內的各家大廠不斷拿出壓箱寶，一下發展環繞式閘極、3D封裝等新設計。一下引入極紫外曝光機，來刻出更微小的電路。但別忘記，要做出這些複雜的設計，你都要先有好的基底，也就是要先能在晶圓上沉積出一層層只有數層原子厚度的材料。

現在，這道薄膜製程成了電晶體微縮的一大關鍵。原子是物質組成的基本單位，直徑約0.1奈米，等於一根頭髮一百萬分之一的寬度。我們該怎麼精準地做出最薄只有原子厚度，而且還要長得非常均勻的薄膜，例如說3奈米就必須是3奈米，不能多也不能少？

這唯一的方法就是原子層沉積技術（ALD，Atomic Layer Deposition）。

小小的電晶體是怎麼做出來的？

蓋房子的第一步是什麼？沒錯，就是畫設計圖。只不過，在半導體的世界裡，我們不需要大興土木，就能將複雜的電路設計圖直接印到晶圓沉積的材料上，形成錯綜複雜的電路 — 這就是晶片製造的最重要的一環「微影製程」。

首先，工程師會在晶圓上製造二氧化矽或氮化矽絕緣層，進行第一次沉積，放上我們想要的材料。接著，為了在這層材料上雕出我們想要的電路圖案，會再塗上光阻劑，並且透過「曝光」，讓光阻劑只留下我們要的圖案。一次的循環完成後，就會換個材料，重複沉積、曝光、蝕刻的流程，這就像蓋房子一樣，由下而上，蓋出每個樓層，最後建成摩天大樓。

薄膜沉積是關鍵第一步，基底的品質決定晶片的穩定性。但你知道嗎？不只是堆砌磚塊有很多種方式，薄膜沉積也有多樣化的選擇！在「薄膜製程」中，材料學家開發了許多種選擇來處理這項任務。薄膜製程大致可分為物理和化學兩類，物理的薄膜製程包括蒸鍍、濺鍍、離子鍍、物理氣相沉積、脈衝雷射沉積、分子束磊晶等方式。化學的薄膜製程包括化學氣相沉積、化學液相沉積等方式。不同材料和溫度條件會選擇不同的方法。

化學氣相沉積是現今最常見的沉積技術

二氧化矽、碳化矽、氮化矽這些半導體材料，特別適合使用化學氣相沉積法（CVD, Chemical Vapor Deposition）。CVD 的過程也不難，氫氣、氬氣這些用來攜帶原料的「載氣」，會帶著要參與反應的氣體或原料蒸氣進入反應室。當兩種以上的原料在此混和，便會在已被加熱的目標基材上產生化學反應，逐漸在晶圓表面上長出我們的目標材料。

如果我們想增強半導體晶片的工作效能呢？那麼你會需要 CVD 衍生的磊晶（Epitaxy）技術！磊晶的過程就像是在為房子打「地基」，只不過這個地基的每一個「磚塊」只有原子或分子大小。透過磊晶，我們能在矽晶圓上長出一層完美的矽晶體基底層，並確保這兩層矽的晶格大小一致且工整對齊，這樣我們建造出來的摩天大樓就有最穩固、扎實的基礎。磊晶技術的精度也是各公司技術的重點。

雖然 CVD 是我們最常見的薄膜沉積技術，但隨著摩爾定律的推進，發展 3D、複雜結構的電晶體構造，薄膜也開始需要順著結構彎曲，並且追求精度更高、更一致的品質。這時 CVD 就顯得力有未逮。

原子層沉積是什麼？

並不是說 CVD 不能用，實際上，不管是 CVD 還是其他薄膜製程技術，在半導體製程中仍占有重要地位。但重點是，隨著更小的半導體節點競爭愈發激烈，電晶體的設計也開始如下圖演變。

看出來差別了嗎？沒錯，就是構造越變越複雜！這根本是對薄膜沉積技術的一大考驗。

舉例來說，如果要用 CVD 技術在如此複雜的結構上沉積材料，就會出現像是清洗杯子底部時，有些地方沾不太到洗碗精的狀況。如果一口氣加大洗碗精的用量，雖然對杯子來說沒事，但對半導體來說，那些最靠近表層的地方，就會長出明顯比其他地方厚的材料。

該怎麼解決這個問題呢？

材料學家的思路是，要找到一種方法，讓這層薄膜長到特定厚度時就停止繼續生長，這樣就能確保各處的薄膜厚度均勻。這種方法稱為 ALD，原子層沉積，顧名思義，以原子層為單位進行沉積。其實，ALD 就是 CVD 的改良版，最大的差異在所選用的化學氣體前驅物有著顯著的「自我侷限現象」，讓我們可以精準控制每次都只鋪上一層原子的厚度，並且將一步驟的反應拆為兩步驟。

在 ALD 的第一階段，我們先注入含有 A 成分的前驅物與基板表面反應。在這一步，要確保前驅物只會與基板產生反應，而不會不斷疊加，這樣，形成的薄膜，就絕對只有一層原子的厚度。反應會隨著表面空間的飽和而逐漸停止，這就稱為自我侷限現象。此時，我們可以通入惰性氣體將多餘的前驅物和副產物去除。在第二階段，我們再注入含有 B 成分的化學氣體，與早已附著在基材上的 A 成分反應，合成為我們的目標材料。

透過交替特殊氣體分子注入與多餘氣體分子去除的化學循環反應，將材料一層一層均勻包覆在關鍵零組件表面，每次沉積一個原子層的薄膜，我們就能實現極為精準的表面控制。

ASM 與 ALD、半導體產業攜手前進

你知道 ALD 領域的龍頭廠商是誰嗎？這個隱形冠軍就是 ASM！ASM 是一家擁有 50 年歷史的全球領先半導體設備製造廠商，自 1968 年，Arthur del Prado 於荷蘭創立 ASM 以來，ASM 一直都致力於推進半導體製程先進技術。2007 年，ASM 的產品 Pulsar ALD 更是成為首個運用在量產高介電常數金屬閘極邏輯裝置的沉積設備。至今 ASM 不僅在 ALD 市場佔有超過 55% 的市佔率，也在 PECVD、磊晶等領域有著舉足輕重的重要性。

ASM 一直持續在快速成長，現在在北美、歐洲、及亞洲等地都設有技術研發與製造中心，營運據點廣布於全球 15 個地區。ASM 也很看重有「矽島」之稱的台灣市場，目前已在台灣深耕 18 年，於新竹、台中、林口、台南皆設有辦公室，並且在 2023 年於南科設立培訓中心，高雄辦公室也將於今年年底開幕！

當然，ALD 也不是薄膜製程的終點。

ASM 作為半導體設備領導廠商，為了維持領先優勢，當然也得持續開發新技術。例如 PEALD，ALD 前面的 PE，是 Plasma Enhanced，所以這種改良技術就稱為電漿輔助式原子層沉積。做法是針對 ALD 的第一步，先以電漿方式，將氫、氧、氮等氣體電離成離子。這些氣體離子，例如氧自由基，會先將前驅物提前氧化，同時也氧化基材的表面原子，使其產生缺少電子配對、不穩定的「懸空鍵」。如此被活化的基材與前驅物，就更容易互相產生反應，解決過去 ALD 常遇到前驅物反應率不足的問題。讓反應溫度更低的同時還能加快反應速度，因此能滿足更多的製程需求。未來不論是 GAA 環繞式閘極電晶體還是其他製程，都會持續看到 ALD 技術的身影。

最後，ASM 即將出席由國際半導體產業協會主辦的 SEMICON Taiwan 策略材料高峰論壇和人才培育論壇，就在 9 月 5 號的南港展覽館。如果你想掌握半導體產業的最新趨勢，絕對不能錯過！