0

4
1

文字

分享

0
4
1

洗澡時突然浮現:八叛徒的諾貝爾獎級專利,半導體的「平面製程」——《掀起晶片革命的天才怪咖:蕭克利與八叛徒》

親子天下_96
・2022/07/17 ・5127字 ・閱讀時間約 10 分鐘

一場淋浴的時間,革命性想法突然浮現

1959 年 1 月初,赫爾尼早上起床淋浴時,一個在他腦中深藏許久的念頭突然浮現出來,他似乎看到了一線曙光,可以解決令大家束手無策的困境!

赫爾尼早上起床淋浴時,一個在他腦中深藏許久的念頭突然浮現出來。 圖/envato

根據貝爾實驗室的技術手冊,當矽晶圓完成摻雜後,必須用溶劑把表面剩餘的氧化層全部清除乾淨。因為擴散法應該也會把雜質摻入氧化層裡,若沒有全部移除,被汙染的氧化層恐怕會影響電晶體的導電性。不過如此就會讓 p-n 接面裸露在外,所以才必須用金屬外殼加以密封。

赫爾尼當時就懷疑氧化層是否真的會被汙染,就算會,真的會影響電晶體嗎?

他覺得氧化層有隔絕保護作用,保留下來或許利大於弊,但貝爾實驗室與同事都說照著技術手冊做就對了。後來要忙著趕 IBM 的訂單,他就把這想法擱在一旁,未再深入研究,現在他才突然想到如果有氧化層擋著,掉落的金屬碎屑就接觸不到 p-n 接面,也就不會影響電晶體了。

-----廣告,請繼續往下閱讀-----

赫爾尼進辦公室後,連忙翻出當初所寫的筆記,重新整理謄寫。而在塗塗寫寫的過程中,腦中又冒出一個革命性的想法。

高臺式電晶體是先用擴散法在集極表面摻雜成基極,再用光刻技術在基極中央蝕刻出窗口,摻雜成射極。但何不一開始就用光刻技術做出基極?這樣底層的集極就不會全部被基極蓋住,集極、基極與射極三者都在同一平面,它們之間的 p-n 接面用同一層二氧化矽保護,只露出接腳的接觸點。由於電極彼此更靠近,效能會更好,而在製造上也更加簡單。

諾貝爾獎級的專利:平面製程

赫爾尼興奮的向諾宜斯與摩爾等人提出這個「平面製程(Planar process)」的構想,大家都半信半疑,違背技術手冊的指示,保留氧化層真的不會有問題嗎?不過目前也沒別的辦法,況且真的成功的話,不僅能解決眼下的問題,還能大幅提升電晶體效能與生產效率,讓快捷半導體的競爭力更上一層樓。他們決定放手一搏,同時趕緊找專利律師申請專利。

赫爾尼的平面製程概念(左圖)與高臺式電晶體(右圖)比較。平面製程的電晶體讓基極、射極和集極都在同一個平面上,並且都受到二氧化矽保護。圖/親子天下

「你們希望這項專利涵蓋哪些範圍?」專利律師開頭就先問這個問題。

-----廣告,請繼續往下閱讀-----

諾宜斯等人頓時都愣住了,不就電晶體嗎?律師才進一步解釋:「這平面製程不是一種製造方法嗎?除了電晶體,也可以用來製造其他半導體元件吧?」

摩爾見諾宜斯還在出神中,只好出聲回答:「當然可以。要的話,二極體、電阻、電容這些也都可以用平面製程,但意義不大,這些也不是我們的目標市場。」

「為什麼?」

「因為這些元件構造簡單,沒必要用平面製程,純粹看生產規模,規模越大,成本越低。這是德州儀器、雷神這些大公司的優勢,我們只能攻電晶體,以技術取勝。」

-----廣告,請繼續往下閱讀-----

律師點點頭:「那就只針對電晶體申請專利保護囉?」

「等一下!」神遊中的諾宜斯突然插進來,卻又思索了一下才說:「還是把其他半導體元件都納進來好了。別誤會,我沒有要做這些東西,只是剛剛想到——如果用平面製程把它們都放在同一片晶圓上呢?

大家不解的望著諾宜斯,只見他站起來走向黑板,一邊問大家:「你們想想,IBM 拿到我們的電晶體之後,再來呢?」

接著諾宜斯在黑板畫起一個一個小方塊,說:「他們得把電晶體、二極體、電阻、電容這些元件一個個銲接到電路板上。我估計全部至少有幾百顆,甚至上千顆吧,每顆都要接上金屬電路,還得有銲接的空間,結果元件本身所占的空間其實不到一半。」黑板上的圖就像幅地圖,上面坐落著一棟棟平房,空地與道路占了大片土地。

-----廣告,請繼續往下閱讀-----
電路板上的各種電子元件就像地圖上的房子,有大半的面積被空地與道路佔據,房子(電子元件)只占一小部分。 圖/Pixabay

「不只如此。」諾宜斯再用紅色粉筆在小方塊中間畫個小圈圈,說:「每個元件真正有用的只有這裡,其餘只是外殼包裝。你們看,如果只有這些小圈圈,讓它們彼此緊鄰在一起,空間就只有原來電路板的 5% 不到吧。」

大家似乎開始明白諾宜斯要說什麼,但貝仍疑惑的問道:「我可能沒你們懂,但怎麼可能沒有外殼,還緊鄰在一起?它們得有保護,彼此也得分開才不會漏電,不是嗎?」

赫爾尼微笑著替諾宜斯回答:「二氧化矽可以提供保護,也能用來區隔元件。我只想到多做一次光刻技術,但既然能做兩次,當然三次、四次、……要幾次都可以,就能把各種元件都做在一起。」

摩爾接著說:「而且蝕刻出的缺口不僅用於摻雜,也可以蝕刻出複雜的溝槽作為電路。既然每個元件的接觸點都在同一平面,便可以像印刷電路板那樣,直接把銅線印在溝槽上,原來在電路板上的電路就都整合在一個晶片裡了。諾宜斯,這真是絕妙的點子!」

-----廣告,請繼續往下閱讀-----

「這得感謝赫爾尼先想出平面製程。不過這只是個概念,具體上要怎麼做,摩爾,我們倆再一起研究。」

貝興奮的說:「這只要做出來,再貴我都賣得出去!我告訴你們,空軍的人一直在問我能不能做得更小呢。因為除了轟炸機,還有導彈、火箭也都要裝上電腦,它們的空間更小,電腦越小越好,到時候這些訂單非我們莫屬。」

被捷足先登的專利申請

的確如貝所說,美國政府正在傾全力推動太空計劃,並加強國防科技。因為蘇聯在 1957 年 10 月 4 日,毫無預警的發射第一顆人造衛星史普尼克一號(Sputnik 1),嚇了美國一大跳,發現原來蘇聯的太空科技竟然遙遙領先。萬一蘇聯將太空科技用於戰爭,勢必會取得空中優勢,甚至危及美國本土。

蘇聯第一顆人造衛星史普尼克一號(Sputnik 1)1 : 1等比模型。 圖/wikimedia

因此,美國政府除了要軍方強化飛機、飛彈與各項國防武器的性能,同時在 1958 年 10 月成立「國家航空暨太空總署(NASA)」,整合資源與各界人才,以求在這場太空競賽超越蘇聯。軍方與 NASA 都有龐大預算,為了盡速達成任務,都願意採用最新技術,花起錢來也毫不手軟,對快捷半導體而言正是大好時機。

-----廣告,請繼續往下閱讀-----

專利律師先針對平面製程申請專利,積體電路則還要等諾宜斯寫出具體方法,才能提出專利申請。不料,諾宜斯和摩爾尚在研究,3 月時竟然被捷足先登,德州儀器召開記者會,發表史上第一顆積體電路!

原來德州儀器的工程師基爾比(Jack Kilby)去年 6 月就提出積體電路的構想,然後在 9 月以手工做出一個晶片雛形,只有電晶體、電阻和電容三個元件,電路另外用金線銲接而成,雖然粗糙簡單,但確實能正常運作。如果德州儀器祭出專利保護,快捷半導體就無法開發積體電路這極具潛力的產品,嚴重影響公司的未來。

辭職風暴

屋漏偏逢連夜雨,在公司前途未卜之際,總經理鮑德溫竟然要辭職。諾宜斯等人錯愕又憤怒,要他當面說清楚。

貝先開口責問他:「鮑德溫,現在公司遇到問題,你身為主帥不面對處理,反而要先落跑,未免太現實了吧?」

-----廣告,請繼續往下閱讀-----

「我如果真的現實,去年 IBM 訂單問題搞不定時老早就走了。人總是有更高的目標要追求,就這麼簡單。」

羅伯特忍不住嗆他:「更高?你已經是總經理,權力、薪水與分紅都比我們幾個創辦人高,還有什麼不滿意?」

鮑德溫平靜的回答:「我很感謝你們的禮遇,但總經理也只是受聘的經理人,再怎樣也和你們幾位大股東沒辦法比。」

諾宜斯真摯的說:「你如果嫌認股權太少,可以提出來啊。」

鮑德溫嘆了一口氣說:「那就說開了吧。有家國防承包商願意出資,讓我成立公司製造電晶體,一些工程師也會跟我走。」

公司前途未卜之際,總經理鮑德溫選擇辭職離開。(示意圖) 圖/envato

「什麼,你也太沒道義了!」「了不起,主帥帶兵投靠敵營。」「你這叛徒!」「你膽敢偷走技術,就等著被告!」憤怒的斥責馬上此起彼落。

「你們有什麼資格說我?你們幾個不也是背叛蕭克利自立門戶?」鮑德溫馬上惱羞成怒,展開反擊:「我不過帶走十幾個人,你們對原公司造成的傷害才大吧。論道義,你們更沒道義!我本想大家好聚好散的,現在也沒什麼好說了。祝你們好運,再見。」說完即頭也不回的走出門外。

會議室裡一片沉寂,大家不約而同想到當年從蕭克利半導體實驗室集體請辭的情景:平時易怒暴躁的蕭克利竟然一句話都沒說,鐵青著臉直接走出辦公室。反倒是貝克曼跑來找他們曉以大義,發現無法挽回後,隨即變臉威脅要控告他們侵權洩密。沒想到如今換他們嚐到這滋味了。

諾宜斯先打破沉默:「我們來討論總經理人選吧。你們有沒有想到誰還不錯的?」

克雷納舉起手說:「我覺得不要再從外面找了,找來難保又跟鮑德溫一樣。就諾宜斯你來當吧,這一年多來,你應該也學到不少經營面的大小事了。」

大家紛紛附議贊同,這次諾宜斯也不再謙讓,決定扛下這重責大任,研發副總一職便交給摩爾。

摩爾趁此時報告積體電路的應對策略:「我們和專利律師討論過了,德州儀器雖然先申請積體電路的專利,但他們的電路仍得用銲接的,而諾宜斯結合了平面製程與印刷電路,這兩項技術都不在他們的設計裡,應該可以認定為新發明。所以我們決定還是申請專利,無論如何,總比棄械投降來得好。」

基爾比與諾宜斯兩人的積體電路設計對比。左圖是基爾比的設計,可以明顯看出電子元件上都有額外拉出的電線。而右圖是諾宜斯的設計就簡潔許多,電線和電子元件都是平整的放置在一個平面上。圖/親子天下

「沒錯,不用管別人,我們就照原先計劃往前走。等送出專利申請、做出樣品後,我們也要舉辦盛大的積體電路發表會,讓所有人知道誰的技術管用。」諾宜斯馬上展現了總經理的氣勢。

積體電路的專利申請於 1959 年 7 月送出,未待審核結果出爐,本身是發明家的費爾柴爾德就以實際行動展現對他們的信心與支持,提前於 10 月執行選擇權,依當初合約所載,用三百萬買下全部股權。

八叛徒當初每人拿出 500 元,如今兩年不到就換回 25 萬元,當然是美夢成真,也讓外界人人稱羨。不過,卻有兩個人看在眼裡頗不是滋味,那就是蕭克利與貝克曼。

將希望壓在四層二極體的蕭克利

諾宜斯等人出走時,蕭克利仍不認為自己有錯,他得到的教訓反而是認為國內這些心高氣傲的年輕人不聽話又沒忠誠度,不如從歐洲招募三、四十歲的博士,他們更加成熟穩定,好用多了。何況八叛徒本來不懂電晶體,都是他一手教出來的,現在換另一批人,他當然也可以在短時間內就讓他們上手。

因此,無論面對貝克曼或是外界的質疑,他都信心滿滿的堅稱集體離職事件不會有任何影響,實驗室仍將正常運作。

然而,就算貝克曼也這麼認為,他對蕭克利半導體實驗室已有不同想法了。1958 年,貝克曼將它從集團的附屬機構獨立出來為「蕭克利電晶體公司」,顯然已不想再燒錢打造另一個貝爾實驗室,而是要它像一般公司那樣盈虧自負。

蕭克利終於在 1959 年成功開發出 p-n-p-n 四層二極體,卻因為品質不穩定,未能如他原先預想的用於AT&T 的電話交換機;而軍方那邊也沒能賣出多少,以致公司繼續虧損。

貝克曼決定不玩了,剛好克里夫蘭一家傳統企業也想跨足半導體,而蕭克利的名聲仍有相當吸引力,便在 1960 年將公司賣給他們。

蕭克利倒不在意換新東家,反正他仍然在原地繼續做原來的事,只要解決四層二極體的品質問題,還是有機會從 AT&T 拿到源源不絕的訂單,到時所有人——尤其是八叛徒,就會知道他才是最後的贏家。

——本文摘自《掀起晶片革命的天才怪咖:蕭克利與八叛徒》,2022 年 7 月,親子天下,未經同意請勿轉載。

-----廣告,請繼續往下閱讀-----
文章難易度
親子天下_96
26 篇文章 ・ 25 位粉絲
【親子天下】起源於雜誌媒體和書籍出版,進而擴大成為華文圈影響力最大的教育教養品牌,也是最值得信賴的親子社群平台:www.parenting.com.tw。我們希望,從線上(online)到實體(offline),分齡分眾供應華人地區親子家庭和學校最合身體貼的優質內容、活動、產品與服務。

0

0
0

文字

分享

0
0
0
矽光子量產在即,但20年的老規範還能測CPO嗎?
宜特科技_96
・2026/07/01 ・3467字 ・閱讀時間約 7 分鐘

-----廣告,請繼續往下閱讀-----

本文轉載自宜特小學堂〈矽光子可靠度驗證該依循哪個規範?當老規範GR-468遇上新科技,系統如何順利Bring-up?〉,如果您對半導體產業新知有興趣,歡迎按下右邊的追蹤,就不會錯過宜特科技的最新文章!

台積電在 2026 年技術論壇中明確指出,隨著製程邁入 2 奈米奈米片(Nanosheet)時代,AI 算力的延續必須仰賴《晶片版三層蛋糕論》,涵蓋運算、異質整合與 3D IC,以及最關鍵的「光子(Photonics)」。誠如台積電高層所言:「談到運算能力,電子無可匹敵;但談到訊號傳輸,光子則更勝一籌 。」

未來資料中心的傳輸勢必由電子轉向光學,而台積電的矽光子先進封裝平台 COUPE(緊湊型通用光子引擎,Compact Universal Photonic Engine) 也已搭載到基板上,並宣告今年將進入量產階段。NVIDIA、Intel、Broadcom 等大廠也爭相搶進 CPO(Co-Packaged Optics,共同封裝光學)賽道。

-----廣告,請繼續往下閱讀-----

然而,當光電元件從「獨立模組」轉向「高度整合」的晶片封裝時,可靠度驗證的複雜度已不可同日而語。

面對工程師最常問的:「那規範在哪裡?」


實務上,目前業界針對 CPO 或矽光子產品還沒有單一且完全專屬的標準,最權威的依據仍是經典的 Telcordia GR-468。但在高度整合的趨勢下,這套傳統驗證邏輯正迎來前所未有的挑戰。

之前我們已從矽光子元件組成與決定效能的關鍵(閱讀更多:「光」革新突破半導體極限 矽光子晶片即將上陣),進而分享對應的解決方案(閱讀更多:矽光子開發遇到什麼瓶頸?),以及如何突破矽光子量產的核心難關(閱讀更多:矽光子CPO量產見曙光!從「漏電」到「漏光」如何迎刃而解?)。

-----廣告,請繼續往下閱讀-----

亦針對光子積體電路(PIC)的五大關鍵部件,詳細剖析其常見故障模式(閱讀更多:為什麼 AI 晶片需要「光」?拯救超貴晶片的「矽光子眼科醫生」大解密!)。
本文將從光通訊規範 Telcordia GR-468 的角度,分享如何終端系統應用,回推到模組、元件與製程層級,矽光子系統如何順利 Bring-Up(啟動調試)與量產導入。

一、Telcordia GR-468 究竟是什麼規範?還堪用嗎?

電信級 Telcordia GR-468 是由通訊權威機構 Telcordia Technologies (前身為為美國貝爾通訊研究公司 Bellcore)於 2004 年釋出的核心規範(GR-468-CORE)。儘管它問世已久,但其嚴謹的測試架構,至今仍是全球矽光子元件進入 AI 伺服器供應鏈時,最被系統客戶採用的可靠度驗證依據。

Telcordia GR-468 這項規範的核心價值在於其「跨領域的覆蓋力」

(一) 涵蓋完整光電鏈:包含雷射二極體(Laser Diode,簡稱 LD)、光電二極體(Photodiode,簡稱 PD)、電吸收調變器(Electro-Absorption Modulator,簡稱 EA Modulator)和 LED 等相關光電元件。

-----廣告,請繼續往下閱讀-----

(二) 封裝層級延伸:GR-468 依「組裝完成度」將待測物分為多個封裝層級(Assembly Level),測試對象可從晶圓到單一晶片,延伸至次模組,仍至整顆光模組,從不同層級對應不同測試條件與驗證深度。

GR-468規範示意圖,從晶圓到最終整合模組的完整生命週期,可分為五個驗證階梯。
GR-468規範示意圖,從晶圓到最終整合模組的完整生命週期,可分為五個驗證階梯。圖/宜特科技AI輔助生成製作。

(三) 環境模擬:GR-468 規範嚴格區分機房溫控環境(Central Office,簡稱 CO)與戶外無空調環境(Uncontrolled Environment,簡稱 UNC),不同環境對應不同溫度範圍與應力條件,讓驗證條件貼近真實系統場景,這正是系統端最在意、也最容易在早期被低估的風險來源。


例如,應用於資料中心機房的設備,長期處於溫控環境,溫度與濕度波動小,應力條件相對溫和,驗證重點在於長時間的穩定運作。而隨著 AI 應用場域的擴張,例如:馬斯克計畫將 AI 運算中心送入外太空,若設備處於戶外或無空調環境(Uncontrolled Environment, UNC),將面臨劇烈的溫度波動、濕熱與高環境應力,極端溫差將嚴苛考驗封裝材質與光學對位的穩定度。

(四) 定性與定量並重:Telcordia GR-468 除了可藉由「定性測試(Qualitative Tests)」判別是否符合規範(Pass 或 Fail)、是否可量產導入,亦可透過「定量測試(Quantitative Tests/ Aging Tests)」進行壽命推估(EOL)、可靠度模型建立與系統設計優化。

-----廣告,請繼續往下閱讀-----
GR-468 兼顧定性和定量測試,不只可判別是否可量產導入,亦可推估出系統壽命。
GR-468 兼顧定性和定量測試,不只可判別是否可量產導入,亦可推估出系統壽命。圖/宜特科技AI輔助生成製作。

以上這些 Telcordia GR-468 的設計,讓可靠度驗證能隨產品成熟度逐步展開,非常符合矽光子系統 Bring-Up 與量產導入節奏。

二、為什麼矽光子元件跑完規範,系統還是掛了?

看來 GR-468 規範仍然寶刀未老,但為何在實際應用中,許多跑完規範的矽光子系統仍無法順利運作呢?
宜特觀察發現,即便產品通過了 GR-468 規範中的環境應力測試,開發者在系統 Bring-up 或長期運作時,依然會頻繁遭遇莫名的訊號衰減。

這是因為在 CPO 架構下,光、電、熱、機械四者間的交互影響極其複雜。傳統「通過/不通過(Pass/Fail)」的判定邏輯,已不足以偵測高度整合後產生的深層失效模式。

以下是矽光子走向系統整合時,最令工程師頭痛的兩大硬傷:

-----廣告,請繼續往下閱讀-----

(一) 熱力學矛盾與 ELS(外置光源)的妥協:

負責核心運算的 GPU(圖形處理器)屬於高功耗熱源,運作溫度動輒攀升至 100°C,這與對熱極度敏感、工作溫度需壓制在 70°C 以下的光傳輸元件(雷射光源)產生了嚴重的熱力學矛盾。雷射光源受熱會導致啟動閾值電流指數型增加、波長變長(紅移),並加速元件內部缺陷擴散而縮短壽命。

為了化解這項矛盾,業界傾向 ELS(External Laser Source,外置光源),將雷射光源像電池一樣外掛。但這衍生了以下風險 :

1. 高功率運作的老化(Aging under High Power):

ELS 需供應極高光功率給多個矽光引擎,雷射在極高驅動電流下運作,內部的晶格缺陷會隨時間與高溫擴大,形成「暗線缺陷(Dark Line Defects)」,導致發光效率劇降。

-----廣告,請繼續往下閱讀-----

宜特建議可執行HTOL(高溫操作老化測試)。在 85°C 或更高溫下持續通電數千小時,觀察光功率衰退曲線,以推算出產品是否能支撐 10 年以上的系統壽命。

2. 連接介面的脆弱性:

ELS 增加了連接介面,保偏光纖(PM Fiber)的過度凹折,或是接頭沾染微塵、插拔產生機械微裂痕,都會導致插入損耗(IL)升高,成為系統潛在的故障點。

(二) 異質整合的「應力」拉扯(CTE Mismatch,熱膨脹係數失配):

矽光子晶片內含矽、三五族化合物、玻璃光纖與金屬,這些材料受熱後的膨脹程度(CTE)差異極大。例如矽晶片(2.6)與 PCB 板(15)甚至 UV 光學膠(50~100)之間巨大的應力差,在發熱時會產生劇烈拉扯:

-----廣告,請繼續往下閱讀-----

1. 次微米級的對位挑戰:

光纖陣列(FA)與矽光晶片耦合時,對位精度要求在次微米級。一旦受熱產生Warpage(翹曲)或應力拉扯,輕則光路偏移,重則導致結構 Delamination(剝離)。
宜特建議可透過 TC(溫度循環測試)。在 -40°C 到 +85°C 之間劇烈變換,確認光學膠是否裂開,並嚴格監控 IL(插入損耗)是否超標,而非僅看元件是否能通電。

2. 膠材劣化與水氣滲透:

高溫高濕環境會導致固定用的 UV Epoxy(光學膠)發生老化、膨脹或潛變,直接造成訊號損失。
宜特建議可執行 THB(溫濕度偏壓測試,即85/85測試)。在 85°C/85% RH 環境下施加電壓 1000 小時以上,確保膠材在極端環境下的結構強韌度。

隨著矽光子與 CPO 架構的快速發展,可靠度驗證不該只是為了拿一張合格證書,而是要支撐系統長期的穩定運作。


目前的 Telcordia GR-468 規範環境要求, 主要分成機房溫控環境(簡稱 CO)與戶外無空調環境(簡稱 UNC),但在光通訊業者對故障經驗實務累積下, 以及未來更嚴苛的 AI 運算環境(例如太空軌道資料中心)需求下,現有標準已漸顯不足,IPEC 協會 2025 年可靠度執行協議針對光模組納入抗硫化、鹽霧、落塵等更嚴苛的環境測試,以滿足對可靠度的極致要求,相關供應鏈必須及早做好準備。

本文出自 www.istgroup.com

-----廣告,請繼續往下閱讀-----

討論功能關閉中。

宜特科技_96
26 篇文章 ・ 6 位粉絲
我們了解你想要的不只是服務,而是一個更好的自己:) iST宜特自1994年起,以專業獨家技術,為電子產業的上中下游客戶, 提供故障分析、可靠度實驗、材料分析和訊號測試之第三方公正實驗室

0

0
0

文字

分享

0
0
0
車用晶片要求超嚴格!沒有工廠的IC設計公司,該怎麼讓一線車廠點頭買單?
宜特科技_96
・2026/06/26 ・3664字 ・閱讀時間約 7 分鐘

想打入熱門的車用半導體供應鏈,對沒有自家晶圓廠的 IC 設計公司來說,最大的挑戰就是:如何向一線車廠證明自家的晶片具備零缺陷(Zero Defect)的頂級品質?答案就藏在 AEC-Q004 車用零缺陷框架裡!只要掌握這套品質管理核心,沒晶圓廠也能脫穎而出,順利拿到進軍車用供應鏈的黃金門票。

本文轉載自宜特小學堂〈 IC設計如何進入車廠供應鏈?一次搞懂 AEC-Q004 車用零缺陷框架〉,如果您對半導體產業新知有興趣,歡迎按下右邊的追蹤,就不會錯過宜特科技的最新文章!

點此觀看宜特影片

近年來,車用半導體市場熱度持續發燒,許多 IC 設計業者(Fabless)都想搶攻這塊大餅。然而,在傳統消費型電子中,設計歸設計、製造歸製造。但在車用晶片(Automotive IC)領域,一點點微小的瑕疵(Defect)都可能導致嚴重的安全事故,跨入車規市場的門檻可說極高。

自 2018 年起,以 BMW、Volkswagen、Audi 為首的歐系車廠開始積極推動「零缺陷(Zero Defect)」理念,要求半導體供應鏈從設計、製造到測試皆須以風險思維貫穿。Tier 1 供應商與車廠OEM(Original Equipment Manufacturer,原始設備製造商)對產品可靠度與異常回覆速度的要求亦不斷提升,車用晶片不僅要能滿足長達 15 年(或約 1 萬小時以上)的壽命要求與 -40°C 至 +125°C 的極端溫度考驗,還需應對嚴格的外包供應鏈追蹤與客戶稽核。

-----廣告,請繼續往下閱讀-----

具備設計與製造一條龍能力的 IDM(Integrated Device Manufacturer,整合半導體元件製造商),因擁有自家晶圓廠,通常已取得IATF 16949 這張認證,也就是進入汽車供應鏈的「門票」;但對於沒有晶圓廠的 IC 設計業者(Fabless)來說,在缺乏自有製程的情況下,該如何向車廠證明自己的產品具備車規級的零缺陷品質呢?

這時候,AEC-Q004《Automotive Zero Defect Framework》(車用零缺陷框架)就是幫助大家順利通關的終極武器!它可解決「設計和製造溝通斷層」的問題,讓供應鏈上下游能用同一套邏輯說話。本文將帶大家搞懂,如何透過 AEC-Q004 的框架,在產品交付給客戶前,把所有潛在的失效因子通通攔截下來。讓 IC 設計公司能從「被動應付測試」轉向「主動品質管理」,正式從消費級晶片商升格為車規級供應商。

自 2018 年起,歐系大車廠(如 BMW、Volkswagen、Audi)開始強力推動零缺陷(Zero Defect)的品質文化。為了具體落實這個目標,AEC 在 2020 年發布了 AEC-Q004。
AEC-Q004 並非用來取代既有標準,而是作為 AEC-Q100 等車用元件可靠度驗證標準的延伸品質指南,用以補強車用半導體在量產階段(Production Phase)的 Zero Defect 管理機制。

在實務上, AEC-Q004 常與下列體系共同運作:AEC-Q100 / Q101 / Q102(元件可靠度驗證)、IATF 16949(汽車供應鏈品質管理系統)、ISO 26262(功能安全要求)(衍生閱讀:了解三大面向,順利取得IATF 16949汽車品質管理系統證書最新車規AEC-Q100改版速讀 揭示車用晶片可靠度驗證關鍵

-----廣告,請繼續往下閱讀-----
AEC-Q004 Zero Defect 六大管理面向。圖/宜特科技


AEC-Q004將車廠極度要求的「零缺陷」文化,具體化為好懂的「六大管理面向(industry interpretation)」,包含:設計防錯、外包製程監督、測試與良率分析、應用程度評估、持續改善,以及問題解決。這六大管理面向能對應到 IATF 16949 的核心工具(如 FMEA、SPC、PPAP 等),成功消除了「設計端」與「製造端」之間的斷層。(衍生閱讀:車規最新 探索AEC-Q004零缺陷的世界

彙整 AEC-Q004 六大管理面向與 IATF16949 核心工具之對應關係。圖/宜特科技

宜特科技指出,AEC-Q004 的「統計防錯」基礎也跨度整合了 AEC-Q001 (Part Average Testing, PAT) 與 AEC-Q002 (Statistical Yield Analysis) 兩項核心規範,用來過濾異常樣本(Outlier)與管控異常良率批次(SYL、SBL),確保隱性不良品不會流入車廠。

有了這套標準,再加上 ASP 外包治理機制,即使是沒有自有工廠的 IC 設計業者(Fabless),也能無縫對接代工廠(Foundry)與封測廠(OSAT)。宜特
專家團隊認為,這不僅能確實滿足車規嚴苛的壽命與可靠度要求,更能帶領企業穩健邁向系統化的零缺陷管理。

AEC-Q004 零缺陷實施架構。圖表的左半邊(產品設計階段)做得愈紮實,右半邊(預防失效)的成效就愈顯著。圖/AEC-Q004

(一) 三層防錯架構:

-----廣告,請繼續往下閱讀-----

根據我們的實務驗證經驗,AEC-Q004 為了將零缺陷管理從設計端一路延伸至量產與改善階段,特別將六大管理面向(industry interpretation)橫向展開,並縱向打造了「三層防錯架構」,形成一個從實體特徵、電性行為到統計監控的全流程風險防控循環:

  1. 實體層(Physical):
    關注物理與結構上的控制,包含製程能力、SPC(統計製程管制)、OCAP(異常行動計畫)。
  2. 電性層(Electrical):
    確保電性行為符合預期,包含 EDS (Electrical Die Sort,晶圓針測) 與 Test Coverage(測試覆蓋率)。
  3. 統計層(Statistical):
    運用強大的數據分析抓出隱形瑕疵,包含 PAT、SBL、SYL 以及異常樣本管控(Outlier Control)。

為了讓大家更好理解這套立體的防護網,AEC 建立了一個清晰的交叉矩陣,確保六大管理面向(industry interpretation)在每個層次都能被徹底落實。

AEC-Q004 三層防線 × 六大管理面向(industry interpretation)交叉矩陣 (符號說明:● 主要關聯 / △ 次要關聯 / ○ 輔助關聯) 。圖/宜特科技

(二) 跨標準的「統計攔截失效機制」:

在這三層防線中,最核心且最具威力的就是「統計層」。簡單來說,就是透過統計數據來抓出潛在的不良品。AEC-Q004 為了有效防堵失效,特別跨度整合了 AEC-Q001 與 AEC-Q002 兩項核心規範,建立起強大的「統計防錯機制」,精準過濾異常批次與產品:

-----廣告,請繼續往下閱讀-----
  1. PAT(Part Average Test)抓出異常樣本(Outlier):
    在同一批晶片中,即使某顆晶粒的測試數據「符合規格」,但若其電性參數 明顯偏離該批次的統計分佈(statistical distribution),仍可能被判定為 Outlier 並予以篩除。透過這種 Outlier Screening(PAT),可提前攔截可能導致早期失效(Early Failure) 的潛在不良晶粒流入車廠。
  2. SYL(Statistical Yield Limit)剔除低良率批次:
    當某批次整體的測試 bin 分佈或良率表現明顯偏離長期統計趨勢(例如低於統計下限) 時,即可能觸發 SYL (Statistical Yield Limit) 機制。這代表該批產品可能存在製程、材料或設備異常,因此必須啟動調查並可能暫停出貨,以避免潛在缺陷流入車廠。
  3. SBL(Statistical Bin Limit)調查假性高良率:
    當某個測試 bin 的比例異常增加(高於統計上限)時,可能代表測試條件設定異常、測試覆蓋率不足,或潛在缺陷未被正確篩出。此時需啟動 SBL(Statistical Bin Limit)調查,以確認是否存在測試逃逸(Test Escape)或測試條件偏移的風險。透過這套結合了實體、電性與統計攔截的「防錯機制」,半導體業者就能有效拉起防線,將不良品阻絕於車廠之外。

宜特長期觀察發現,在實務上,許多車廠會要求 Fabless IC 公司建立 Automotive Service Package(ASP),以確保代工廠(Foundry)與封測廠(OSAT)的製程與品質管理符合車用品質要求。

身為 IC 設計公司,產品需要交由代工廠(Foundry)與封測廠(OSAT)生產。為了確保代工製程符合車規的穩健性,建議業者必須依循 AEC-Q004 要求,建立完善的 ASP (Automotive Service Package) 制度。

透過設計–製造–測試的「三層防線(實體層、電性層、統計層)」,IC 設計業者可以嚴格監督外包夥伴。例如:要求代工廠的製程能力指標 Cpk 必須大於等於 1.67、強制實施 OCAP(異常行動計畫)與 PAT 統計攔截,並且簽訂車用品質協議(Automotive Quality Agreement)以釐清品質責任。

車用ASP 與商用製程差異對照表。圖/宜特科技

隨著 Tier 1 與車廠對可靠度的要求越來越高,AEC-Q004 已經成為 IC 設計業者跨入車規市場、與車廠對話的關鍵橋樑。它不僅僅是一份文件,更是一個強大的協同機制。只要掌握了這套零缺陷的通用語言,沒有晶圓廠的 IC 設計公司也能以「設計防錯、製程監督、統計防錯」三位一體的方式,成功打入車用半導體供應鏈。
我們建議往零缺陷方向努力的供應商,通過 AEC-Q100 只是起點,能通過車廠對「零缺陷」的嚴苛稽核才是真正的考驗。

-----廣告,請繼續往下閱讀-----

本文出自 www.istgroup.com

-----廣告,請繼續往下閱讀-----

討論功能關閉中。

宜特科技_96
26 篇文章 ・ 6 位粉絲
我們了解你想要的不只是服務,而是一個更好的自己:) iST宜特自1994年起,以專業獨家技術,為電子產業的上中下游客戶, 提供故障分析、可靠度實驗、材料分析和訊號測試之第三方公正實驗室

0

0
0

文字

分享

0
0
0
當完全自駕讓晶片工時暴增十倍,電子元件如何撐過「馬拉松式」的損耗考驗?
宜特科技_96
・2026/06/24 ・2494字 ・閱讀時間約 5 分鐘

人類駕駛會疲勞、需要休息,但完全自駕車卻能 24 小時在路上奔馳,對車用晶片來說,這場長達 15 年的『無間斷馬拉松』,究竟現行的晶片規範夠用嗎?如果研發出的車用晶片只需拿到 Pass 報告,卻說不出它何時會失效,這就是潛在的災難。在車用世界講求「零缺陷」的賽道上,唯有精準掌握產品『何時失效』與『為何失效』,才能守住全球車用供應鏈的最後一道防線。

本文轉載自宜特小學堂〈AEC規範沒寫的,就不用測嗎?當車用 Pass 報告已不足以拿到訂單怎麼辦?〉,如果您對半導體產業新知有興趣,歡迎按下右邊的追蹤,就不會錯過宜特科技的最新文章!

邁入 2026 年,全球汽車產業正視的「Zero Defect (零缺陷)」 已不再僅是標語,而是車廠在法律責任與品牌存續間的唯一防線。隨著各國相關法規陸續將 L3-L5 級以上(指由系統監測駕駛環境的高階自動駕駛階段)的事故責任歸屬於車企(OEM),「系統失效」的成本已從單純的召回費用,演變成企業必須承擔的法律責任。

對工程師而言,最嚴峻的挑戰在於,現行的 AEC-Q 系列等通用標準,在面對 L3-L5 自動駕駛 Mission Profile(任務剖面)時已顯得捉襟見肘。

當車輛不再受限於人類駕駛的生理疲勞,實現完全自主行駛時,日運行時間可能從 2 小時拉長至 20 小時。隨之而來的是,車載半導體的工作壽命時間將是現行 AEC 規範的 4 倍或更多。

-----廣告,請繼續往下閱讀-----

但傳統的「Pass/Fail」測試僅能保證出廠品質,要達成 Zero Defect 必須跨越傳統驗證的舒適圈。本期小學堂將從實驗室的第一線視角,解析如何在研發初期透過深層的技術驗證,跨越傳統的「Pass/Fail」測試,鋪設這條通往零缺陷的安全之路。

宜特實驗室長期觀察發現,面對先進封裝動輒數百到數千個微小接點,高達 64% 的問題其實是出現在 OSAT(委外封測代工廠)的製程中。

為了防範未然,IC 設計公司不能只看 OSAT 提供的良率報告,而是必須主動出擊,應把破壞性物理分析(DPA)作為常態性的生產監控工具。從封裝後的結構切開檢查(Cross-section),哪怕每天或每月只抽樣1到2顆晶片,都更能幫助揪出隱藏在封裝製程中因物理性缺陷所引發的失效問題,從源頭守住品質防線(閱讀更多:車用工程師惡夢!為何晶片通過ATE測試仍遭退貨?

目前 AEC-Q 規範大都要求執行 1,000 小時測試,早在 2017 年起就有國際一線車廠提出「現行AEC-Q規範已不足以應對未來真實需求」。隨著自動駕駛技術逐漸推進到 L3-L5 階段,車輛運轉時間將至少是現有規範的4倍或更多。因此,AEC-Q 規範首次以「累積失效模式」取代過去「有限時間」的測試方法,了解產品在全生命週期中的失效分布狀態。

-----廣告,請繼續往下閱讀-----


(一) 失效累積63.2%的數據背後,核心價值是「壽命預測」

在 AEC-Q007 的板階溫度循環測試(TC Test)中,要求測試必須進行到「累積失效達63.2%」或「完成3000 個循環無失效發生」為止。進而採用韋伯分佈(Weibull Distribution)分析,以獲得產品在全生命週期中(浴缸曲線)的失效分布情形 (閱讀更多:最新 AEC-Q007 規範搶先看 車用Board Level驗證手法大公開)。
如果研發工程師的目標,僅僅是為了拿到 Pass 結案,就完全喪失了可靠度測試的初衷。做測試的真正目的,是要回答一個最核心的課題:「所開發的產品到底何時會失效?」

本圖展示了如何利用AEC-Q007規範所要求的韋伯分佈統計分析(圖中藍色帶落點斜線),來定位與預測車用元件在標準浴缸曲線(背景橘色曲線)中的失效分佈狀態。圖/宜特科技

(二) 如何透過數據精準「預測」晶片的失效期?

真正的領先者會將AEC-Q007測試得出的失效數據,帶入韋伯分佈模型進行深層分析,從中獲取以下關鍵情報:

-----廣告,請繼續往下閱讀-----
  1. 定位浴缸曲線(Bathtub Curve)階段:
    經由韋伯分析,可取得產品特徵壽命(Characteristic life – η)和失效分布「形狀參數(Shape parameter, β)」,即可判斷產品失效是屬於製程缺陷導致的「早夭期失效」,或使用期間的「隨機失效」,還是材料自然退化所造成的「老化期失效」。若早夭期過長,代表產品存在著設計或製程問題;若老化期發生在設計壽命期內,那將是一場災難。
  2. 是否滿足任務目標需求(Mission Profile):
    從產品的「首次失效點(First Failure)」,可推算產品在多使用幾年後會出現失效,同時也可以計算出在保固期(N年)內會發生缺陷率的比例,以做為市場備料參考依據。當然,也可藉由韋伯分析結果,来確認產品是否真能滿足車廠任務目標(Mission Profile)與客戶期待。
  3. 精算安全備援(Redundancy)設計:
    對於車用系統而言,任何失效都可能危及人命。當我們能精準預測產品幾年後會壞,設計者才能計算系統需要多少顆晶片來做「冗餘(Redundancy)」設計,以確保在主系統在發生問題時,備援系統能即時接管,達到汽車運行時的絕對安全。

汽車使用年限長達 10 至 15 年,且必須在極為複雜且嚴苛的環境應力下正常運轉,除了大自然氣候環境應力外,還必須確保在長期振動與機械衝擊的環境下能正常運作。而目前 AEC-Q007 僅針對溫度循環進行要求,因此板階可靠度必須增加震動與機械衝擊試驗,才能貼近汽車電子真實所遇到的環境,不能因為標準沒有要求,而忽略去了解震動與機械衝擊試驗在板階可靠度上的關鍵影響性。

在過去,IC設計業往往側重於功能性設計(Design for function);但在汽車電子領域,可靠度設計(Design for Reliability)與可製造性(Design for Manufacturing)更為重要,同時從失效機制的角度出發,才能在「零缺陷」的賽道上逐步前進,進而贏得客戶的長期信任與訂單。

若想看完整 AEC-Q007 文件,請點此觀看。

本文出自 www.istgroup.com

-----廣告,請繼續往下閱讀-----

討論功能關閉中。

宜特科技_96
26 篇文章 ・ 6 位粉絲
我們了解你想要的不只是服務,而是一個更好的自己:) iST宜特自1994年起,以專業獨家技術,為電子產業的上中下游客戶, 提供故障分析、可靠度實驗、材料分析和訊號測試之第三方公正實驗室