0

3
1

文字

分享

0
3
1

噔噔愣噔愣~縮小術!用光學微影把 IC 晶片變小了

研之有物│中央研究院_96
・2022/08/10 ・6082字 ・閱讀時間約 12 分鐘

-----廣告,請繼續往下閱讀-----

本文轉載自中央研究院研之有物,泛科學為宣傳推廣執行單位。

  • 整理撰文/郭雅欣、簡克志
  • 美術設計/蔡宛潔

手機越來越快, IC 晶片卻越來越小,關鍵是「光學微影」

自光學微影技術出現以來,積體電路(Integrated circuit, IC)的體積跟隨著摩爾定律不斷縮小,到我們踏入 5 奈米量產世代的今日,IC 可以說足足縮小了百萬倍!這樣的成果並非一蹴可幾,而是多年來半導體研發人員和工程師的心血累積而成。中央研究院 111 年知識饗宴的科普講座中,林本堅院士以「光學微影縮 IC 百萬倍」為題目,分享了光學微影這一路走來,如何將半導體元件尺寸愈縮愈小、推向極限。

林本堅院士分享半導體微影技術的發展歷程。資料來源/中央研究院

隨著積體電路(IC)與半導體製程的進展,我們的手機、平板等 3C 產品,體積愈來愈小,速度卻愈來愈快,功能也愈來愈多、愈強大。這歸根究柢,是因為現在的半導體技術把 IC 愈做愈小了,在 3C 產品中可以放入的元件數量愈來愈多,自然能做的事情更多了,效率也增加了。

IC 愈做愈小的關鍵技術在於光學微影(Optical Lithography)。光學微影簡單來說,就是在製作元件的過程中,將元件的組成材料依所需位置「印」在半導體晶圓上的技術。能印出愈精細的圖案,就能製作出愈小的元件。

-----廣告,請繼續往下閱讀-----

如果讀者好奇手機或電腦的 IC 晶片是怎麼做出來的?請參考以下蔡司公司製作的影片,解釋了晶片從原料到封裝的整個過程,影片中的曝光(exposure)步驟,就是我們這篇文章要介紹的主題。

衡量元件尺寸的關鍵指標之一為「電晶體閘極長度」(Gate length),這個數字與 IC 速度直接相關。以場效電晶體來說,閘極長度愈小,電流可以花更少時間通過電晶體的汲極和源極。

如果要表示元件微縮的程度,另一個關鍵指標為線寬和週距(Pitch),通常以金屬層線與線的週距為參考基準,週距做得愈小,線寬也愈小,元件微縮程度愈高,見以下示意圖。

線寬與週距(Pitch)的示意圖,週距為線寬加上線與線之間的間距,可表示金屬線週期性排列的尺度大小。圖/研之有物

如今,到了單位數奈米的世代(例如 7 奈米或 5 奈米製程),這些數字已經逐漸演變為僅是世代的號誌。雖然 IC 還是愈小愈好,但是新世代製程工藝可能代表運算快、密度高、價錢便宜等其他綜合優點。

-----廣告,請繼續往下閱讀-----

那 IC 目前到底縮小了多少呢?我們可以先有個概念,如果把每個世代視為實際尺寸來看,自從 1980 年代有光學微影技術以來,線寬從一開始的 5,000 奈米,如今已降到 5 奈米、甚至往 3 奈米邁進了。線寬不斷往下縮小,每一代大約縮小為上一代的 0.7 倍,到 5 奈米已經是第 21 代。經過了這樣的「代代相傳」,線寬縮小了 1,000 倍,換算下來,同一面積所能放入的元件數量高達原本的 100 萬倍!

光學微影技術如魔法般把線寬一步步縮小,靠的是多年來研發人員一步步的努力。林本堅院士在「光學微影縮 IC 百萬倍」這場科普講座中,一一細數其中的關鍵改良,以及箇中挑戰。

IC 晶片縮小術,秘訣在於追求最小線寬

讓我們先從一個核心的光學解析度公式開始:

半週距(Half Pitch)= k1λ/sinθ

半週距:一條線寬加上線與線的間距後乘以 1/2。曝光解析度高時,半週距可以做得愈小,意味著線寬可以愈小。

-----廣告,請繼續往下閱讀-----

k1:一個係數,與製程有關,縮小半週距的關鍵,是所有半導體工程師致力縮小的目標。

λ:微影製程中使用的光源波長,從一開始的 436 奈米,現已降到 13.5 奈米。

sinθ:與鏡頭聚光至成像面的角度有關,基本上由鏡頭決定。

光線通過透鏡系統聚焦成像示意圖,n 為介質折射率,θ 為鏡頭聚焦至成像面的角度。圖/研之有物

由於光在不同介質中,波長會有所改變,因此我們在考慮如何增加解析度時,可將鏡頭與成像面(晶圓)之間的介質(折射率 n)一併納入考量,將 λ 改以 λ0/n 表示,λ0 是真空中的波長。

-----廣告,請繼續往下閱讀-----

半週距(Half Pitch)= k1λ0/n sinθ

因此,增加曝光解析度(半週距 ↓)的努力方向為:增加 sinθ、降低 λ0、降低 k1、增加 n。

另一方面,為了讓微影製程有足夠大的曝光清晰範圍,鏡頭成像的景深(DOF)數字愈大愈好(註1),但是景深變大的副作用是——半週距也會跟著變大,因此在製程改良上必須考慮兩者的平衡或相互犧牲。

巨大複雜的鏡頭,都是為了增大 sinθ

sinθ 與鏡頭聚光角度有關,數值由鏡頭決定,sinθ 愈大,解析度愈高。光學微影所使用的鏡頭,並不如我們平常使用的相機或望遠鏡那般簡單——而是由非常多大大小小、不同厚薄及曲率的透鏡,經過精確計算後,仔細堆疊組成的(如下圖)。

這樣極其精密的鏡頭,林本堅透露:「6,000 萬美金的鏡頭已經不值得驚奇了,一億美金都有可能。」鏡頭做得這樣複雜、巨大又昂貴,是為了盡可能將 sinθ 逼近它的極值,也就是 1,他接著說:「目前的鏡頭可將 sinθ 值做到 0.93,這已經是非常辛苦了。」

-----廣告,請繼續往下閱讀-----
微影機的鏡頭設計相當複雜,林本堅提到目前業界盡可能提升 sinθ 值到 0.93。圖中的 NA = n.sinθ = 0.9,空氣折射率 n 約為 1,故此鏡頭 sinθ 水準為 0.9。鏡頭模組實際使用時會立起來垂直地面(如下圖)。圖/研之有物
林本堅院士於演講中強調,微影機的鏡頭模組非常巨大,而且重得必須使用起重機才能搬運。圖/111 年中央研究院知識饗宴

鏡頭材料精準的搭配:縮短波長

第二個方法是縮短波長。雖說改變使用的光源,就能得到不同的波長,但因為不同波長的光經過透鏡後的折射方向不同,因此鏡頭的材料也必須相應改變。林本堅表示,當波長愈縮愈短,「我們能選擇的鏡頭材料也愈來愈少,最後就只有那兩三種可以用。」

用少數幾種材枓來調適光源的頻寬愈來愈難。所以後來大家轉而選擇單一種合適的材料,並針對適合這種材料的波長,將頻寬盡量縮窄。林本堅說:「連雷射的頻寬都不夠窄小,現在把頻寬縮窄到難以想像的程度。」

另一種解決問題的方法,則是在鏡頭的組成中加入反射鏡,這樣的鏡頭組合稱為反射折射式光學系統(Catadioptric system)。因為不管是什麼波長的光,遇到鏡面的入射角和反射角都是相等的,因此若能以一些反射鏡面取代透鏡,就可以增加對光波頻寬的容忍度。

上圖為波長 193 奈米光源所使用的曝光鏡頭模組,從示意圖可看到在透鏡組合之間加入了反射鏡。圖/研之有物

後來到了 13.5 奈米(極紫外光,EUV)的波長時,甚至必須整組鏡頭都使用反光鏡,稱為全反射式光學系統(All reflective system),可參考以下 ASML 公司的展示影片。林本堅表示,這種全反射鏡的系統,必須設計得讓光束相互避開,使鏡片不擋住光線。此外,相較於透鏡穿透的角度,鏡面反射的角度對誤差的容忍度更低,鏡面角度必須非常非常精準。以上這些都增加了設計的困難度。

-----廣告,請繼續往下閱讀-----

曝光波長的改變還會牽涉到底下的曝光光阻,光阻材料從化學性質、透光度到感光度等各項特性,都必須隨著曝光波長的改變而調整,「這是個浩大的工程。其中感光速度非常重要,是節省製造成本的關鍵」,林本堅說。

值得一提的是,光阻材料的感光速度在微縮 IC 的歷史中相當重要。1980 年代,時任 IBM 的 C.G. Willson 和 H. Iro 率先提出一種以化學方式放大光阻感光速度的方法,將感光速度提升了 10~100 倍,大幅增加了曝光效率。這項重大發明,讓 C.G. Willson 在 2013 年榮獲「日本國際獎」(Japan Prize),可惜當時 H. Iro 博士已故,無法一同受獎。

提高解析度的關鍵:降低 k1

提高解析度的重頭戲就在於如何降低 k1。林本堅說:「你可以不用買昂貴的鏡頭,也可以不選用需要很多研發功夫的新波長。只要你能用聰明才智與創造力,將 k1 降下來。」

首先是「防震動」,就好像拍照開防手震功能一樣,在晶圓曝光時設法減少晶圓和光罩相對的震動,使曝光圖形更加精準,恢復因震動損失的解析度。再來是「減少無用反射」,在曝光時有很多表面會產生不需要的反射,要設法消除。林本堅表示,改良上述這兩項, k1 就可以達到 0.65 的水準。

-----廣告,請繼續往下閱讀-----

提高解析度還可以使用雙光束成像(2-beam Imaging)的方法,分別有「偏軸式曝光」(Off-Axis Illumination, OAI)及「移相光罩」(Phase Shift Mask, PSM)兩種。

偏軸式曝光是調整光源入射角度,讓光線斜射進入光罩,原本應通過光罩繞射的三束光(1 階、0 階與 -1 階),會去掉外側的一束光(1 階或 -1 階),只留下其中兩束光(例如 0 階和 1 階)。透過角度的調整,可以很巧妙地讓這兩道光相互干涉來成像,使解析度增加並增加景深。

移相光罩則是在光罩上動些手腳,讓穿過相鄰透光區的光,有 180 度的相位差。相位差 180 度的光波強度不會改變,只是振幅方向相反。如此一來,相鄰透光區的光兩兩干涉之後,剛好會在遮蔽區相消(該暗的地方更暗),增加透光區與遮蔽區的對比,進而提高解析度。

「這兩種做法都可以讓 k1 減少一半。」林本堅笑說:「可惜這兩種方法都是用 2-beam Imaging 的概念,不能疊加起來使用。」

目前業界多半多半使用偏軸式曝光,林本堅表示:「移相光罩一方面比較貴,另一方面,它不能任意設計圖案,必須考量鄰近相位不抵消的問題。」利用各種降低 k1 的技術,目前已將 k1 降到 0.28,「這幾乎是這些技術所能做到的 k1 極限了。」

要進一步降低 k1 ,還有辦法!就是用兩個以上的光罩,稱為「多圖案微影」。簡單來說,它將密集的圖案分工給兩個以上圖案較寬鬆的光罩,輪流曝光在晶圓上,這樣可以避免透光區過於接近,使圖案模糊的問題。缺點則是因為曝光次數加倍,等於效率降低了一半。

鏡頭與晶圓之間的介質:浸潤式微影技術

在增加微影解析度的路上,最後一個可以動手腳的就是鏡頭與晶圓之間的介質。由林本堅提出的浸潤式微影技術中,將鏡頭與晶圓之間的介質從折射率 n~1 的空氣,改成n= 1.44 的水(對應波長為 193 奈米的光),形同將波長等效縮小為 134 奈米。

浸潤式微影技術讓半導體工藝在 12 年內往前走了 6 代——從 45 奈米直到 7 奈米。林本堅補充說,這個技術的優勢在於「你可以繼續使用同樣的波長和光罩,只要把水放到鏡頭底部和晶圓之間就好。」

乾式微影光學系統與浸潤式微影光學系統的差異。圖/研之有物

不過,林本堅話鋒一轉。「我說得很輕鬆,把水放進去就好。但這背後其實有很多技術。」例如水中的空氣可能讓水產生氣泡,必須完全移除。另外,放進去的水必須很均勻,在透光區照到光的水,會變得比遮蔽區的水要熱一些,這個溫差就會讓水變得不均勻,影響成像。為了避免溫差,必須讓水快速流動混合,但又可能會產生漩渦。

「這很考驗我們機台放水的裝置,如何讓水流快速均勻又不起漩渦?這是個大學問,至今放水裝置起碼重新設計了六到八次。」

水的另一個特點,就是「它是很好的清洗劑。」林本堅說。在使用浸潤式微影技術時,水很容易把鏡頭等所有接觸到的東西上的雜質都洗下來,「結果就是晶圓上有上千個缺陷(defects)。我們花了很多功夫把缺陷的數量從幾千個,降到幾百個、幾十個,最後降到零。」林本堅說:「那是需要投入很多人力和晶圓才能完成。」

半導體人才需要是專才、通才,也要是活才

演講的最後,身為清華大學半導體研究學院院長的林本堅提及人才的培養。半導體的技術已經演進到非常複雜的程度,沒有一個學生能精通所有的技術層面。林本堅說:「所以你會發現,半導體需要團隊互助合作。」

而踏入這塊領域的學生,林本堅期許除了要有基本的理工能力外,還需要有對問題的好奇心,會發現新問題,也會找到有趣的新技術(活才)。「如果不能自己發現新的技術,會永遠跟在別人後面。」

林本堅強調,這不是簡單的事情,因為「真的有學不完的東西。」半導體可以分成材料、製程、設計、元件四個領域,「我們希望學生至少在一個領域很精通,有本領深入鑽研(專才)。但對其它的領域,也得有某種程度的認識(通才),才能彼此合作,解決問題。」

關於半導體人才的培養,林本堅院士期許學生先專精在一個領域,並對其他領域有一定程度瞭解,促進團隊合作、解決問題,進而發現新的技術。圖/林本堅

註解

註1:DOF=k3λ/sin2(θ/2),k3 是因應高 NA 值的曝光鏡頭所引入之係數。

延伸閱讀

-----廣告,請繼續往下閱讀-----
文章難易度
研之有物│中央研究院_96
296 篇文章 ・ 3921 位粉絲
研之有物,取諧音自「言之有物」,出處為《周易·家人》:「君子以言有物而行有恆」。探索具體研究案例、直擊研究員生活,成為串聯您與中研院的橋梁,通往博大精深的知識世界。 網頁:研之有物 臉書:研之有物@Facebook

0

0
0

文字

分享

0
0
0
AI 可以設計散熱,但誰敢讓它出貨?林唯耕談算力背後的物理現實
鳥苷三磷酸 (PanSci Promo)_96
・2026/08/20 ・2819字 ・閱讀時間約 5 分鐘

本文由 高柏科技 合作,泛科學撰文

林唯耕剛回台灣任教時,曾在清華大學的實驗室裡用一立方公分的「氨」做實驗。沒想到氨氣意外洩漏,那股刺鼻的氣味瞬間瀰漫整棟大樓,引來眾多師生抗議。

「從此以後,我再也不敢在實驗室裡用氨了。」他在《思想實驗室》的訪談中,帶著笑意回憶這段往事。

這段插曲聽來像是一則工程師的寓言:在理論模型中,氨是太空熱控系統的理想介質;但在現實的辦公大樓裡,它首先是逼人逃竄的臭味。公式本身沒有錯,但現實世界永遠比公式更複雜——它包含了人、成本、風險,以及必須為後果負責的工程師。

-----廣告,請繼續往下閱讀-----

高柏科技技術專家、清華大學榮譽退休教授林唯耕 ,曾任職於美國 OAO 工程部熱流組,深耕電子構裝散熱與熱管技術多年。隨著 AI 浪潮席捲全球,他鑽研一輩子的老問題再次被推向科技產業的核心:當晶片運算速度無止境攀升,那股伴隨而生的熱,究竟該往哪裡去?

熱不會讀新品發表會

科技巨頭在發表會上熱衷於談論大型語言模型、GPU 規格與驚人的算力。這些詞彙在投影片上光鮮亮麗,彷彿進步毫無邊界。然而,每一次數位運算都紮實地發生在實體晶片上。晶片會發熱、材料會疲勞老化,一旦設備過熱,系統便會降頻保護。在物理現實面前,再動聽的發表會敘事也必須低頭。

晶片會發熱、材料會疲勞老化,一旦設備過熱,系統便會降頻保護 / 圖片:envato

回顧個人電腦發展早期,晶片幾乎不需專屬散熱元件。隨後,鋁製鰭片、風扇、熱管到均溫板逐一登場。這段歷程常被視為技術升級,其實更像是對空間的極限勒索:晶片功率翻倍,發熱源的面積卻沒變大,機箱空間也不可能無限擴張。

林唯耕指出,散熱設計的核心只有三要素:功率、熱源面積與空間限制。他舉例,在標準的 1U 機箱中,若發熱面積約為三十乘三十毫米,氣冷系統在達到八百瓦時就會面臨瓶頸。這並非固定的物理常數,而是取決於空間、面積與氣流的動態平衡。最現實的代價在於,風扇轉速提升的背後,是噪音、電力損耗與空間占用。

-----廣告,請繼續往下閱讀-----

因此,「液冷技術」的興起並非單純為了追求酷炫,而是算力密度提升後的必然選擇。它能更精準地帶走晶片廢熱,卻也將新的挑戰帶入機房:漏液風險、流道堵塞、材料相容性,以及維運時的難度。工程的進步,本質上鮮少是徹底消滅問題,更多時候是選擇一組「比較值得承擔」的新問題。

太空教他的,不是把答案搬回地面

太空熱控工程之所以迷人,是因為它剝奪了地球上最常見的散熱工具。在真空宇宙中,沒有空氣能讓風扇製造對流;受光面溫度破百度,陰影處卻極度嚴寒。工程師必須純粹仰賴熱傳導、熱輻射,以及熱管與環路型熱管(LHP)來搬移熱能。

熱管運作的關鍵在於「相變」——液體蒸發時吸收大量潛熱,冷凝後重回循環。林唯耕比較了銅與水的熱傳導能力:在他設定的特定條件下,實心銅塊約能傳導 120 瓦的熱能;但若每秒有一立方公分的水發生蒸發相變,移熱量可瞬間拉升至 2.4 千瓦(kW)。他強調「每秒」的觀念,因為散熱談的是動態流動速率,而非靜態的冷卻魔法。

儘管如此,太空科技並不能直接套用到地面。太空元件因考量重量、功耗與維修難度,偏好無馬達幫浦的被動式設計;但地面 AI 伺服器面臨更高的熱負載與環境溫度,往往仍需幫浦驅動流量。當年那場「氨氣洩漏」事故正是最好的提醒:技術是否「先進」,與它是否「適合」當下的場景,始終是兩回事。

-----廣告,請繼續往下閱讀-----
他強調「每秒」的觀念,因為散熱談的是動態流動速率,而非靜態的冷卻魔法。/圖片:envato

好論文,為什麼仍可能造不出好產品

學術研究致力於證明「可行性」,而工業現場則要求「可重複性」——不僅要能運作,還得確保每台出廠的設備都不漏水。林唯耕將此定義為「從 0 到 1」與「從 1 到 100」的差別。後者涉及良率、成本、公差與客戶信任。論文中那次最完美的實驗數據,在產線上往往未必管用。

他從不避談失敗。在高柏科技早期與學界合作時,也曾遇過實驗數據無法複製,或研究方向偏離產業需求。這未必是雙方努力不夠,而是彼此對「成功」的標準不同。為了解決這道鴻溝,高柏科技推動「柏苗啟航創新培育計畫」,每年投入逾千萬資金與成大、中山、台科大等校合作,並指派專業人才在過程中持續微調、校正,確保研發貼近產線現實。

他分享了近期一項液冷工質校正專案。團隊使用非侵入式的超音波流量計進行觀測,但由於儀器預設以「水」校正,換成其他化學流體後讀數便出現誤差。最初嘗試用幫浦壓差推算,卻發現缺乏重複性,數據甚至推導出不合理的蒸發率。最後團隊回歸基本面,改用秤重法搭配能量平衡進行交叉驗證,才讓數據成功收斂。

這個故事真正的價值不在於「產學雙贏」的口號,而在於那段不夠優雅的挫折:假設失效、數據混亂、方法砍掉重練。也正是在這種時刻,企業需要的不只是會算數的人才,而是能洞察研究何時「走鐘」,並有權力喊停、要求重來的關鍵決策者。

-----廣告,請繼續往下閱讀-----

林唯耕坦言,過去在校園裡總認為「技術第一、成本第二」,進入商界後才驚覺行銷與信任關係往往才是關鍵。這番話雖然不如科技突破那樣動聽,卻是產品能否進入市場的殘酷真相。再卓越的散熱設計,若無法穩定生產或贏得客戶信任,也僅止於一份精美的報告。

AI 會給答案,誰來負責出貨?

訪談尾聲,主持人國威提出了一個時代難題:假設 AI 能在彈指間生成散熱架構、材料配方與流道設計,企業該選擇全面擁抱 AI 的速度,還是保留緩慢但穩定的工程驗證,以規避潛在的失效風險?

林唯耕拒絕落入二選一的框架。他的觀點是:兩者並存。AI 擅長處理資訊、生成草案;但工程師仍須實作原型,進行嚴苛的性能與可靠度測試,最終由人決定是否出貨。這並非盲目崇拜人類直覺,而是基於一項事實:AI 的資料庫裡,通常沒記載下一次「意外洩漏」或「材料疲勞」的細節,且模型永遠無法為量產結果擔負法律與商業責任。

在 AI 時代,最稀缺的未必是熟練下指令(Prompt)的人,而是具備這種能力的人:能預判答案可能在哪裡出錯、能設計實驗將問題「逼」出來,並且願意為最終的量產品質負起責任。

-----廣告,請繼續往下閱讀-----

大眾習慣將雲端想像成輕盈、無重量的空間。但現實中,雲端是由龐大的機房架構而成,裡面裝滿了晶片、管線、泵浦與冷卻液。虛擬算力的每一次擴張,都會在實體世界留下發熱的足跡。散熱工程師的價值,就是不讓這筆物理帳單,被埋沒在光鮮亮麗的投影片背後。

-----廣告,請繼續往下閱讀-----
文章難易度

討論功能關閉中。

0

0
0

文字

分享

0
0
0
矽光子量產在即,但20年的老規範還能測CPO嗎?
宜特科技_96
・2026/07/01 ・3467字 ・閱讀時間約 7 分鐘

-----廣告,請繼續往下閱讀-----

本文轉載自宜特小學堂〈矽光子可靠度驗證該依循哪個規範?當老規範GR-468遇上新科技,系統如何順利Bring-up?〉,如果您對半導體產業新知有興趣,歡迎按下右邊的追蹤,就不會錯過宜特科技的最新文章!

台積電在 2026 年技術論壇中明確指出,隨著製程邁入 2 奈米奈米片(Nanosheet)時代,AI 算力的延續必須仰賴《晶片版三層蛋糕論》,涵蓋運算、異質整合與 3D IC,以及最關鍵的「光子(Photonics)」。誠如台積電高層所言:「談到運算能力,電子無可匹敵;但談到訊號傳輸,光子則更勝一籌 。」

未來資料中心的傳輸勢必由電子轉向光學,而台積電的矽光子先進封裝平台 COUPE(緊湊型通用光子引擎,Compact Universal Photonic Engine) 也已搭載到基板上,並宣告今年將進入量產階段。NVIDIA、Intel、Broadcom 等大廠也爭相搶進 CPO(Co-Packaged Optics,共同封裝光學)賽道。

-----廣告,請繼續往下閱讀-----

然而,當光電元件從「獨立模組」轉向「高度整合」的晶片封裝時,可靠度驗證的複雜度已不可同日而語。

面對工程師最常問的:「那規範在哪裡?」


實務上,目前業界針對 CPO 或矽光子產品還沒有單一且完全專屬的標準,最權威的依據仍是經典的 Telcordia GR-468。但在高度整合的趨勢下,這套傳統驗證邏輯正迎來前所未有的挑戰。

之前我們已從矽光子元件組成與決定效能的關鍵(閱讀更多:「光」革新突破半導體極限 矽光子晶片即將上陣),進而分享對應的解決方案(閱讀更多:矽光子開發遇到什麼瓶頸?),以及如何突破矽光子量產的核心難關(閱讀更多:矽光子CPO量產見曙光!從「漏電」到「漏光」如何迎刃而解?)。

-----廣告,請繼續往下閱讀-----

亦針對光子積體電路(PIC)的五大關鍵部件,詳細剖析其常見故障模式(閱讀更多:為什麼 AI 晶片需要「光」?拯救超貴晶片的「矽光子眼科醫生」大解密!)。
本文將從光通訊規範 Telcordia GR-468 的角度,分享如何終端系統應用,回推到模組、元件與製程層級,矽光子系統如何順利 Bring-Up(啟動調試)與量產導入。

一、Telcordia GR-468 究竟是什麼規範?還堪用嗎?

電信級 Telcordia GR-468 是由通訊權威機構 Telcordia Technologies (前身為為美國貝爾通訊研究公司 Bellcore)於 2004 年釋出的核心規範(GR-468-CORE)。儘管它問世已久,但其嚴謹的測試架構,至今仍是全球矽光子元件進入 AI 伺服器供應鏈時,最被系統客戶採用的可靠度驗證依據。

Telcordia GR-468 這項規範的核心價值在於其「跨領域的覆蓋力」

(一) 涵蓋完整光電鏈:包含雷射二極體(Laser Diode,簡稱 LD)、光電二極體(Photodiode,簡稱 PD)、電吸收調變器(Electro-Absorption Modulator,簡稱 EA Modulator)和 LED 等相關光電元件。

-----廣告,請繼續往下閱讀-----

(二) 封裝層級延伸:GR-468 依「組裝完成度」將待測物分為多個封裝層級(Assembly Level),測試對象可從晶圓到單一晶片,延伸至次模組,仍至整顆光模組,從不同層級對應不同測試條件與驗證深度。

GR-468規範示意圖,從晶圓到最終整合模組的完整生命週期,可分為五個驗證階梯。
GR-468規範示意圖,從晶圓到最終整合模組的完整生命週期,可分為五個驗證階梯。圖/宜特科技AI輔助生成製作。

(三) 環境模擬:GR-468 規範嚴格區分機房溫控環境(Central Office,簡稱 CO)與戶外無空調環境(Uncontrolled Environment,簡稱 UNC),不同環境對應不同溫度範圍與應力條件,讓驗證條件貼近真實系統場景,這正是系統端最在意、也最容易在早期被低估的風險來源。


例如,應用於資料中心機房的設備,長期處於溫控環境,溫度與濕度波動小,應力條件相對溫和,驗證重點在於長時間的穩定運作。而隨著 AI 應用場域的擴張,例如:馬斯克計畫將 AI 運算中心送入外太空,若設備處於戶外或無空調環境(Uncontrolled Environment, UNC),將面臨劇烈的溫度波動、濕熱與高環境應力,極端溫差將嚴苛考驗封裝材質與光學對位的穩定度。

(四) 定性與定量並重:Telcordia GR-468 除了可藉由「定性測試(Qualitative Tests)」判別是否符合規範(Pass 或 Fail)、是否可量產導入,亦可透過「定量測試(Quantitative Tests/ Aging Tests)」進行壽命推估(EOL)、可靠度模型建立與系統設計優化。

-----廣告,請繼續往下閱讀-----
GR-468 兼顧定性和定量測試,不只可判別是否可量產導入,亦可推估出系統壽命。
GR-468 兼顧定性和定量測試,不只可判別是否可量產導入,亦可推估出系統壽命。圖/宜特科技AI輔助生成製作。

以上這些 Telcordia GR-468 的設計,讓可靠度驗證能隨產品成熟度逐步展開,非常符合矽光子系統 Bring-Up 與量產導入節奏。

二、為什麼矽光子元件跑完規範,系統還是掛了?

看來 GR-468 規範仍然寶刀未老,但為何在實際應用中,許多跑完規範的矽光子系統仍無法順利運作呢?
宜特觀察發現,即便產品通過了 GR-468 規範中的環境應力測試,開發者在系統 Bring-up 或長期運作時,依然會頻繁遭遇莫名的訊號衰減。

這是因為在 CPO 架構下,光、電、熱、機械四者間的交互影響極其複雜。傳統「通過/不通過(Pass/Fail)」的判定邏輯,已不足以偵測高度整合後產生的深層失效模式。

以下是矽光子走向系統整合時,最令工程師頭痛的兩大硬傷:

-----廣告,請繼續往下閱讀-----

(一) 熱力學矛盾與 ELS(外置光源)的妥協:

負責核心運算的 GPU(圖形處理器)屬於高功耗熱源,運作溫度動輒攀升至 100°C,這與對熱極度敏感、工作溫度需壓制在 70°C 以下的光傳輸元件(雷射光源)產生了嚴重的熱力學矛盾。雷射光源受熱會導致啟動閾值電流指數型增加、波長變長(紅移),並加速元件內部缺陷擴散而縮短壽命。

為了化解這項矛盾,業界傾向 ELS(External Laser Source,外置光源),將雷射光源像電池一樣外掛。但這衍生了以下風險 :

1. 高功率運作的老化(Aging under High Power):

ELS 需供應極高光功率給多個矽光引擎,雷射在極高驅動電流下運作,內部的晶格缺陷會隨時間與高溫擴大,形成「暗線缺陷(Dark Line Defects)」,導致發光效率劇降。

-----廣告,請繼續往下閱讀-----

宜特建議可執行HTOL(高溫操作老化測試)。在 85°C 或更高溫下持續通電數千小時,觀察光功率衰退曲線,以推算出產品是否能支撐 10 年以上的系統壽命。

2. 連接介面的脆弱性:

ELS 增加了連接介面,保偏光纖(PM Fiber)的過度凹折,或是接頭沾染微塵、插拔產生機械微裂痕,都會導致插入損耗(IL)升高,成為系統潛在的故障點。

(二) 異質整合的「應力」拉扯(CTE Mismatch,熱膨脹係數失配):

矽光子晶片內含矽、三五族化合物、玻璃光纖與金屬,這些材料受熱後的膨脹程度(CTE)差異極大。例如矽晶片(2.6)與 PCB 板(15)甚至 UV 光學膠(50~100)之間巨大的應力差,在發熱時會產生劇烈拉扯:

-----廣告,請繼續往下閱讀-----

1. 次微米級的對位挑戰:

光纖陣列(FA)與矽光晶片耦合時,對位精度要求在次微米級。一旦受熱產生Warpage(翹曲)或應力拉扯,輕則光路偏移,重則導致結構 Delamination(剝離)。
宜特建議可透過 TC(溫度循環測試)。在 -40°C 到 +85°C 之間劇烈變換,確認光學膠是否裂開,並嚴格監控 IL(插入損耗)是否超標,而非僅看元件是否能通電。

2. 膠材劣化與水氣滲透:

高溫高濕環境會導致固定用的 UV Epoxy(光學膠)發生老化、膨脹或潛變,直接造成訊號損失。
宜特建議可執行 THB(溫濕度偏壓測試,即85/85測試)。在 85°C/85% RH 環境下施加電壓 1000 小時以上,確保膠材在極端環境下的結構強韌度。

隨著矽光子與 CPO 架構的快速發展,可靠度驗證不該只是為了拿一張合格證書,而是要支撐系統長期的穩定運作。


目前的 Telcordia GR-468 規範環境要求, 主要分成機房溫控環境(簡稱 CO)與戶外無空調環境(簡稱 UNC),但在光通訊業者對故障經驗實務累積下, 以及未來更嚴苛的 AI 運算環境(例如太空軌道資料中心)需求下,現有標準已漸顯不足,IPEC 協會 2025 年可靠度執行協議針對光模組納入抗硫化、鹽霧、落塵等更嚴苛的環境測試,以滿足對可靠度的極致要求,相關供應鏈必須及早做好準備。

本文出自 www.istgroup.com

-----廣告,請繼續往下閱讀-----

討論功能關閉中。

宜特科技_96
26 篇文章 ・ 6 位粉絲
我們了解你想要的不只是服務,而是一個更好的自己:) iST宜特自1994年起,以專業獨家技術,為電子產業的上中下游客戶, 提供故障分析、可靠度實驗、材料分析和訊號測試之第三方公正實驗室

0

0
0

文字

分享

0
0
0
車用晶片要求超嚴格!沒有工廠的IC設計公司,該怎麼讓一線車廠點頭買單?
宜特科技_96
・2026/06/26 ・3664字 ・閱讀時間約 7 分鐘

想打入熱門的車用半導體供應鏈,對沒有自家晶圓廠的 IC 設計公司來說,最大的挑戰就是:如何向一線車廠證明自家的晶片具備零缺陷(Zero Defect)的頂級品質?答案就藏在 AEC-Q004 車用零缺陷框架裡!只要掌握這套品質管理核心,沒晶圓廠也能脫穎而出,順利拿到進軍車用供應鏈的黃金門票。

本文轉載自宜特小學堂〈 IC設計如何進入車廠供應鏈?一次搞懂 AEC-Q004 車用零缺陷框架〉,如果您對半導體產業新知有興趣,歡迎按下右邊的追蹤,就不會錯過宜特科技的最新文章!

點此觀看宜特影片

近年來,車用半導體市場熱度持續發燒,許多 IC 設計業者(Fabless)都想搶攻這塊大餅。然而,在傳統消費型電子中,設計歸設計、製造歸製造。但在車用晶片(Automotive IC)領域,一點點微小的瑕疵(Defect)都可能導致嚴重的安全事故,跨入車規市場的門檻可說極高。

自 2018 年起,以 BMW、Volkswagen、Audi 為首的歐系車廠開始積極推動「零缺陷(Zero Defect)」理念,要求半導體供應鏈從設計、製造到測試皆須以風險思維貫穿。Tier 1 供應商與車廠OEM(Original Equipment Manufacturer,原始設備製造商)對產品可靠度與異常回覆速度的要求亦不斷提升,車用晶片不僅要能滿足長達 15 年(或約 1 萬小時以上)的壽命要求與 -40°C 至 +125°C 的極端溫度考驗,還需應對嚴格的外包供應鏈追蹤與客戶稽核。

-----廣告,請繼續往下閱讀-----

具備設計與製造一條龍能力的 IDM(Integrated Device Manufacturer,整合半導體元件製造商),因擁有自家晶圓廠,通常已取得IATF 16949 這張認證,也就是進入汽車供應鏈的「門票」;但對於沒有晶圓廠的 IC 設計業者(Fabless)來說,在缺乏自有製程的情況下,該如何向車廠證明自己的產品具備車規級的零缺陷品質呢?

這時候,AEC-Q004《Automotive Zero Defect Framework》(車用零缺陷框架)就是幫助大家順利通關的終極武器!它可解決「設計和製造溝通斷層」的問題,讓供應鏈上下游能用同一套邏輯說話。本文將帶大家搞懂,如何透過 AEC-Q004 的框架,在產品交付給客戶前,把所有潛在的失效因子通通攔截下來。讓 IC 設計公司能從「被動應付測試」轉向「主動品質管理」,正式從消費級晶片商升格為車規級供應商。

自 2018 年起,歐系大車廠(如 BMW、Volkswagen、Audi)開始強力推動零缺陷(Zero Defect)的品質文化。為了具體落實這個目標,AEC 在 2020 年發布了 AEC-Q004。
AEC-Q004 並非用來取代既有標準,而是作為 AEC-Q100 等車用元件可靠度驗證標準的延伸品質指南,用以補強車用半導體在量產階段(Production Phase)的 Zero Defect 管理機制。

在實務上, AEC-Q004 常與下列體系共同運作:AEC-Q100 / Q101 / Q102(元件可靠度驗證)、IATF 16949(汽車供應鏈品質管理系統)、ISO 26262(功能安全要求)(衍生閱讀:了解三大面向,順利取得IATF 16949汽車品質管理系統證書最新車規AEC-Q100改版速讀 揭示車用晶片可靠度驗證關鍵

-----廣告,請繼續往下閱讀-----
AEC-Q004 Zero Defect 六大管理面向。圖/宜特科技


AEC-Q004將車廠極度要求的「零缺陷」文化,具體化為好懂的「六大管理面向(industry interpretation)」,包含:設計防錯、外包製程監督、測試與良率分析、應用程度評估、持續改善,以及問題解決。這六大管理面向能對應到 IATF 16949 的核心工具(如 FMEA、SPC、PPAP 等),成功消除了「設計端」與「製造端」之間的斷層。(衍生閱讀:車規最新 探索AEC-Q004零缺陷的世界

彙整 AEC-Q004 六大管理面向與 IATF16949 核心工具之對應關係。圖/宜特科技

宜特科技指出,AEC-Q004 的「統計防錯」基礎也跨度整合了 AEC-Q001 (Part Average Testing, PAT) 與 AEC-Q002 (Statistical Yield Analysis) 兩項核心規範,用來過濾異常樣本(Outlier)與管控異常良率批次(SYL、SBL),確保隱性不良品不會流入車廠。

有了這套標準,再加上 ASP 外包治理機制,即使是沒有自有工廠的 IC 設計業者(Fabless),也能無縫對接代工廠(Foundry)與封測廠(OSAT)。宜特
專家團隊認為,這不僅能確實滿足車規嚴苛的壽命與可靠度要求,更能帶領企業穩健邁向系統化的零缺陷管理。

AEC-Q004 零缺陷實施架構。圖表的左半邊(產品設計階段)做得愈紮實,右半邊(預防失效)的成效就愈顯著。圖/AEC-Q004

(一) 三層防錯架構:

-----廣告,請繼續往下閱讀-----

根據我們的實務驗證經驗,AEC-Q004 為了將零缺陷管理從設計端一路延伸至量產與改善階段,特別將六大管理面向(industry interpretation)橫向展開,並縱向打造了「三層防錯架構」,形成一個從實體特徵、電性行為到統計監控的全流程風險防控循環:

  1. 實體層(Physical):
    關注物理與結構上的控制,包含製程能力、SPC(統計製程管制)、OCAP(異常行動計畫)。
  2. 電性層(Electrical):
    確保電性行為符合預期,包含 EDS (Electrical Die Sort,晶圓針測) 與 Test Coverage(測試覆蓋率)。
  3. 統計層(Statistical):
    運用強大的數據分析抓出隱形瑕疵,包含 PAT、SBL、SYL 以及異常樣本管控(Outlier Control)。

為了讓大家更好理解這套立體的防護網,AEC 建立了一個清晰的交叉矩陣,確保六大管理面向(industry interpretation)在每個層次都能被徹底落實。

AEC-Q004 三層防線 × 六大管理面向(industry interpretation)交叉矩陣 (符號說明:● 主要關聯 / △ 次要關聯 / ○ 輔助關聯) 。圖/宜特科技

(二) 跨標準的「統計攔截失效機制」:

在這三層防線中,最核心且最具威力的就是「統計層」。簡單來說,就是透過統計數據來抓出潛在的不良品。AEC-Q004 為了有效防堵失效,特別跨度整合了 AEC-Q001 與 AEC-Q002 兩項核心規範,建立起強大的「統計防錯機制」,精準過濾異常批次與產品:

-----廣告,請繼續往下閱讀-----
  1. PAT(Part Average Test)抓出異常樣本(Outlier):
    在同一批晶片中,即使某顆晶粒的測試數據「符合規格」,但若其電性參數 明顯偏離該批次的統計分佈(statistical distribution),仍可能被判定為 Outlier 並予以篩除。透過這種 Outlier Screening(PAT),可提前攔截可能導致早期失效(Early Failure) 的潛在不良晶粒流入車廠。
  2. SYL(Statistical Yield Limit)剔除低良率批次:
    當某批次整體的測試 bin 分佈或良率表現明顯偏離長期統計趨勢(例如低於統計下限) 時,即可能觸發 SYL (Statistical Yield Limit) 機制。這代表該批產品可能存在製程、材料或設備異常,因此必須啟動調查並可能暫停出貨,以避免潛在缺陷流入車廠。
  3. SBL(Statistical Bin Limit)調查假性高良率:
    當某個測試 bin 的比例異常增加(高於統計上限)時,可能代表測試條件設定異常、測試覆蓋率不足,或潛在缺陷未被正確篩出。此時需啟動 SBL(Statistical Bin Limit)調查,以確認是否存在測試逃逸(Test Escape)或測試條件偏移的風險。透過這套結合了實體、電性與統計攔截的「防錯機制」,半導體業者就能有效拉起防線,將不良品阻絕於車廠之外。

宜特長期觀察發現,在實務上,許多車廠會要求 Fabless IC 公司建立 Automotive Service Package(ASP),以確保代工廠(Foundry)與封測廠(OSAT)的製程與品質管理符合車用品質要求。

身為 IC 設計公司,產品需要交由代工廠(Foundry)與封測廠(OSAT)生產。為了確保代工製程符合車規的穩健性,建議業者必須依循 AEC-Q004 要求,建立完善的 ASP (Automotive Service Package) 制度。

透過設計–製造–測試的「三層防線(實體層、電性層、統計層)」,IC 設計業者可以嚴格監督外包夥伴。例如:要求代工廠的製程能力指標 Cpk 必須大於等於 1.67、強制實施 OCAP(異常行動計畫)與 PAT 統計攔截,並且簽訂車用品質協議(Automotive Quality Agreement)以釐清品質責任。

車用ASP 與商用製程差異對照表。圖/宜特科技

隨著 Tier 1 與車廠對可靠度的要求越來越高,AEC-Q004 已經成為 IC 設計業者跨入車規市場、與車廠對話的關鍵橋樑。它不僅僅是一份文件,更是一個強大的協同機制。只要掌握了這套零缺陷的通用語言,沒有晶圓廠的 IC 設計公司也能以「設計防錯、製程監督、統計防錯」三位一體的方式,成功打入車用半導體供應鏈。
我們建議往零缺陷方向努力的供應商,通過 AEC-Q100 只是起點,能通過車廠對「零缺陷」的嚴苛稽核才是真正的考驗。

-----廣告,請繼續往下閱讀-----

本文出自 www.istgroup.com

-----廣告,請繼續往下閱讀-----

討論功能關閉中。

宜特科技_96
26 篇文章 ・ 6 位粉絲
我們了解你想要的不只是服務,而是一個更好的自己:) iST宜特自1994年起,以專業獨家技術,為電子產業的上中下游客戶, 提供故障分析、可靠度實驗、材料分析和訊號測試之第三方公正實驗室