0

0
0

文字

分享

0
0
0

利用二維材料打造三維結構

NanoScience
・2012/08/30 ・775字 ・閱讀時間約 1 分鐘 ・SR值 589 ・九年級

-----廣告,請繼續往下閱讀-----

英國研究人員發現,藉由逐層堆疊石墨烯(graphene)之類的二維(2D)材料,有可能打造出具完美電子結構的三維(3D)新穎材料。此意想不到的研究結果有助於製作精密複雜的 3D 晶片結構,用來發展更快的資訊處理以及更大容量的資料儲存設備。

由諾貝爾獎得主 Andre Geim 與 Kostya Novoselov 領導的曼徹斯特大學團隊先將以膠帶法剝下的 2D 石墨烯層堆疊起來以,接著在石墨烯層間插入原子級薄的六方氮化硼(hexagonalboron nitride, hBN)晶體,並接上金屬電極以供後續電性量測。研究人員測量電子傳輸性質來檢驗其結構,並將效能表現最佳的區域以聚焦離子束(focused ion beam)切割分離出來,最後以高解析掃瞄穿透式電子顯微(TEM)鏡觀察每一層石墨烯在元件中的位置。

圖片來源:nanotechweb.org

團隊成員 Sarah Haigh 表示,TEM 影像顯示團隊已組裝出具有界線鮮明的原子級介面的新穎 3D 異質結構。更重要的是,他們發現雜質等污染物會分離形成孤立區塊。雜質粒子總是出現於 2D 晶體的上方,並且會在組裝 3D 結構時侷限於夾層之間。Haigh 解釋,這些吸附物不只會降低元件的電子性質,同時也意味著此人造層狀晶體無法僅藉由凡得瓦力形成,而是由各層間的吸附物扮演黏著劑的角色。污染雜質聚集成孤立區塊反而使內部介面乾淨無暇並且有原子級的平坦度,因此具有優良的電子性質。

Haigh 表示,透過此方式以 2D 材料製作 3D 結構,意味著他們能創造出具特定設計性質的電子元件。傳統的電子晶片主要受限於 2D 幾何結構,而此新穎結構將可望用來製作精密複雜的 3D 晶片架構。應用範圍包含更快速的資料處理以及更大的儲存容量。該團隊目前計畫探討更為複雜的層狀結構,以期能瞭解不同組成如何影響石墨烯元件的電子、熱學以及機械性質。詳見 Nature Materials |DOI:10.1038/nmat3386。

-----廣告,請繼續往下閱讀-----

譯者:劉家銘(逢甲大學光電學系)
責任編輯:蔡雅芝
原文網址:TEM unearths clean interfaces—nanotechweb.org [2012-08-09]

本文來自 NanoScience 奈米科學網 [2012-08-19]

文章難易度
NanoScience
68 篇文章 ・ 3 位粉絲
主要任務是將歐美日等國的尖端奈米科學研究成果以中文轉譯即時傳遞給國人,以協助國內研發界掌握最新的奈米科技脈動,同時也有系統地收錄奈米科技相關活動、參考文獻及研究單位、相關網站的連結,提供產學界一個方便的知識交流窗口。網站主持人為蔡雅芝教授。

1

1
1

文字

分享

1
1
1
超壓縮的水會變成冰?!二維奈米薄冰能在室溫下穩定存在嗎?有什麼用途?——專訪中研院原分所謝雅萍副研究員
研之有物│中央研究院_96
・2024/03/10 ・4907字 ・閱讀時間約 10 分鐘

-----廣告,請繼續往下閱讀-----

本文轉載自中央研究院「研之有物」,為「中研院廣告」

  • 採訪撰文|張琬婷
  • 責任編輯|簡克志
  • 美術編輯|蔡宛潔

水能被擠壓成冰?

水在攝氏零度以下會結冰。然而,當水被擠壓到極限時,會形成二維的奈米薄冰,不僅室溫下穩定存在,還有從未見過的鐵電特性(Ferroelectricity),而石墨烯則是實現這種擠壓條件的關鍵。中央研究院「研之有物」專訪院內原子與分子科學研究所的謝雅萍副研究員,她與我們分享了實驗室如何意外發現這層特殊的二維薄冰,以及團隊如何利用二維薄冰的鐵電特性製作有記憶電阻功能的奈米元件,研究成果發表在科學期刊《自然通訊》(Nature Communications)。

奈米尺度下,物質特性會跟著改變?

謝雅萍的主要研究題目之一就是合成新穎的二維材料,這是奈米科技的領域。奈米是什麼?奈米(nanometer)是長度單位,即 10-9 公尺,一根頭髮的直徑長度約為 1 奈米的十萬倍。奈米尺度之下,很多物質的特性會隨之改變,最常見的例子是「蓮花效應」,因為蓮花葉上具有奈米等級的表面結構,為蓮葉賦予了疏水與自我清潔的特性,髒污與水珠都不易附著在蓮葉上。

電腦模擬圖(左)和實際照片(右),蓮葉上密集的微小突起,讓大顆的水珠和灰塵不易附著,這讓蓮葉具有疏水與自我清潔的特性。
圖|William ThielickeGJ Bulte

奈米材料(nanomaterial)是指三維尺寸的材料,至少有一個維度的尺寸小於 100 奈米。只縮小一維,就是平面的二維材料(2D),例如石墨烯;縮小兩個維度,就是奈米線(1D);三維都縮小,就是零維的奈米顆粒(0D)。

奈米科技(nanotechnology)的概念最早可追溯到 1959 年美國物理學家理查費曼(Richard Feynman)在演講中提出的願景「為什麼我們不能把大英百科全書全部寫在一根針頭上呢?」。1974 年日本科學家谷口紀男則是首度創造「奈米科技」這個詞的人,他認為奈米科技包括原子與分子層次的分離、固定與變形。

-----廣告,請繼續往下閱讀-----

過去有不少科學家嘗試奈米材料的研發,但受限於製造技術不成熟,而無法順利製作出精細製程的奈米材料。1981 年,在掃描隧道顯微鏡(Scanning Tunneling Microscope, STM)發明之後,不僅有助於材料的微觀分析,操縱單個原子和分子也成為可能,奈米科技也逐漸實現。

2013 年 IBM 研究人員使用 STM 顯微鏡將上千個一氧化碳分子製作成原子等級的動畫「男孩與他的原子」,目前是金氏世界紀錄最小的定格影片。

無處不在的奈米科技?

我們生活周遭的奈米科技俯拾即是,從大賣場商品到半導體產業的電子元件都有。謝雅萍舉例:防曬霜之所以是白色,是因為裡面有二氧化鈦的奈米顆粒;許多塗料與噴漆亦會以奈米添加物,來增進耐蝕、耐磨、抗菌與除汙的特性,例如汽車鍍膜或奈米光觸媒;羽球拍或牙醫補牙會使用奈米樹脂,讓球拍和補牙結構更堅固。

至於半導體產業,奈米科技更是關鍵。透過縮小元件尺寸以及調整奈米元件的幾何形狀,以便於在單一晶片上乘載更多電晶體。「當今的電晶體大小皆是奈米等級,製作電子元件就等同在處理奈米科技的問題」,謝雅萍說道。

IBM 展示 5 奈米技術的矽奈米片電晶體(nanosheet transistors),圖中堆疊起來的一顆顆橢圓形結構是電子通道的截面,IBM 設計立體結構以因應愈來愈小的元件尺寸。
圖|IBM

實驗中的難題,反而促成驚奇發現?

鐵電性是什麼?二維奈米薄冰有哪些可能的應用方式?

對謝雅萍來說,發現二維的奈米薄冰是個意外的驚喜。最初謝雅萍團隊其實是要製作以石墨烯為電極的開關,畢竟石墨烯是實驗室的主要研究項目,理論上當兩層石墨烯很靠近時,分別給予兩端電壓會是導通的「ON」狀態,沒電時就是斷開的「OFF」狀態。

-----廣告,請繼續往下閱讀-----

然而,實驗過程中團隊卻發現當電壓為零時,石墨烯開關仍會導通,甚至要給予負電壓時才會成為 OFF 狀態。這個奇特的現象讓研究團隊苦惱許久,嘗試思考了各種可能性,但都無法完善的說明此現象。

「原本以為實現石墨烯開關應該是一件能夠很快完成的題目,沒想到過程中卻出現了這個意料之外的難題,因此這個研究比預期多花了一兩年」,謝雅萍無奈地笑道。

靈感總是突如其來,某次謝雅萍在與朋友討論研究時,突然想到一個可能的方向:「一直以來都有人猜測水是否為鐵電材料,但都沒有真正證實。臺灣氣候潮濕,開關關不緊會不會就是水的影響?」

設計實驗跑下去之後,謝雅萍團隊終於擺脫了一直以來的疑雲。原來,兩層石墨烯結構中,真的有水分子的存在!「一般水分子用手去捏,還是會維持液體的狀態。但是我們發現,當水被兩層石墨烯擠壓到剩下原子厚度時,水分子就會變成具有鐵電特性的二維薄冰!」,謝雅萍開心地說道。

-----廣告,請繼續往下閱讀-----

換句話說,當極限擠壓之下,水會結成冰,而這層超薄的平面奈米薄冰會轉變成鐵電材料,而且可以在室溫下穩定存在!

示意圖,當水受到兩層石墨烯的極限擠壓之下,會形成單原子厚度的二維奈米薄冰,這層薄冰是鐵電材料,而且可以在室溫下穩定存在。
圖|之有物(資料來源|謝雅萍)

鐵電材料乍聽之下很抽象,謝雅萍表示:「相較於會吸磁鐵的鐵磁材料,大多數人對鐵電材料比較不熟悉,其實概念十分相似」。她說,鐵磁材料經過外加磁場的「磁化」之後,即使不加磁場仍可維持原本的磁性。相對地,鐵電材料經過外加電場的「極化」之後,即使不加電場仍可維持原本的電荷極化方向。

謝雅萍團隊發現的二維冰具有鐵電性,這意味著水分子的正負極在外加電場之下會整齊排列,形成一個永久的電偶極,並且在電場消失後保持不變。

鐵電材料經過外加電場的「極化」之後,即使不加電場仍可維持原本的電荷排列方向。圖片顯示為順電狀態,極化方向和外加電場相同,箭頭表示每一小塊區域(Domain)的平均極化方向。
圖|之有物(資料來源|Inorganics

接著,謝雅萍發現,二維冰的鐵電性只存在於單層原子,增加多層原子之後,鐵電性會消失,變成普通的冰,這是因為多層原子的交互作用會打亂原本的極化排列。因此研究團隊發現的二維冰,是非常特殊的固態水,不是手搖飲加的冰塊那麼簡單。

因為石墨烯的擠壓和固定,二維冰可以在室溫下穩定存在,不會蒸發。謝雅萍團隊實驗發現,要升溫到攝氏 80 度,被夾住的二維冰才會變成水。如此大範圍的操作溫度,這讓謝雅萍開始思考將二維冰作為鐵電材料使用的可能性。

-----廣告,請繼續往下閱讀-----

於是,謝雅萍團隊嘗試開發新型的電子元件,他們將二維冰與石墨烯整合成機械式的奈米開關。由於二維冰具有鐵電特性,在施加不同外加電壓之後,元件可以維持上次操作的電阻值,並保留至下次操作,有這種特性的元件稱為「憶阻器」(memristor)。

憶阻器這個詞是由記憶體(memory)與電阻(resistor)組合而成,字面上的解釋便是:具備記憶先前電阻值的能力。

謝雅萍表示:「我們可以藉由不同的外加大電壓寫入電阻值,再以微小電壓讀取之前的電阻值,允許快速存取」。而單獨一個二維冰奈米開關可以記住 4 個位元的資料,具備未來記憶體的發展潛能。

此外,二維冰奈米開關也是很好的開關裝置,團隊驗證導通電流和截止電流的比值可以達到 100 萬,開路和斷路的功能極佳,並且允許雙向操作。而開關的功能經過 1 萬次循環還不會衰減,相當穩定。

謝雅萍團隊是全世界第一個證實二維薄冰鐵電性的團隊,並實現第一個以石墨烯為架構的二維冰機械式憶阻器。她的團隊將往新穎二維材料的方向繼續邁進,目前實驗室有和台積電(TSMC)合作,希望透過產學合作,將更多奈米技術的應用落地實現。

-----廣告,請繼續往下閱讀-----
謝雅萍與研究團隊用意外發現的二維奈米薄冰,以石墨烯為架構,做出了全世界第一個機械式的憶阻器。
圖|之有物

與二維材料實驗的相遇?

謝雅萍目前除了是中研院原分所的副研究員,同時也是國立臺灣大學 MY Lab 實驗室的共同主持人,她和人生伴侶 Mario Hofmann 教授共同指導的 MY Lab 發揮了 1+1>2 的效果,創意與想法的激盪和交流,是產生傑出研究的關鍵。

回到碩博士時期,謝雅萍都在臺大物理所,鑽研材料的光電性質與新穎光電元件的機制。她回憶:「當時我們都要向化學系要材料,他們給什麼我們就得用什麼,但難以了解整個材料製造的細節。」後來她體認到,擁有製造材料的調控能力才能真正突破元件設計上的侷限。

謝雅萍在博士班時申請到了千里馬計畫,讓臺灣博士生獲得國科會補助前往國外頂尖研究機構,進行為期約半年至一年的研究。「我認為這個計畫非常好,也可以幫助學生建立重要人脈!」在指導教授引薦下,謝雅萍因緣際會進入美國麻省理工學院(MIT)的二維材料實驗室,自此與二維材料結下不解之緣,她認為:「好材料與好元件是相輔相成的,前瞻材料更是如此。」

「我到了 MIT 之後,深刻體悟到他們做研究的態度與臺灣學生的不同。臺灣學生像是把研究當作一份工作,然而我在 MIT 時就感受到他們學生對於自身研究的熱忱。討論風氣也非常盛行,學生之間會互相分享自己的研究內容,互相幫忙思考、激盪出新想法」,謝雅萍分享自己在 MIT 時期的觀察。

-----廣告,請繼續往下閱讀-----

當年二維材料還在萌芽階段,她所在的 MIT 實驗室已是此領域的佼佼者,她也因此立下了目標:「希望未來我有能力時,能夠自己掌控自己的材料做出好元件!」如今,謝雅萍正走在自己目標的道路上,過去認識的朋友也都是各頂尖大學的二維材料實驗室主持人,直到現在都還會互相幫忙。

從物理到二維材料,身處這些男性為主的學術環境,謝雅萍顯得自在,而且積極參與討論和交流。「我發現女科學人會把自己變得較中性,讓自己融入整個以男性居多的環境中,才不會在團體中有突兀的感覺」,她分享道。

謝雅萍的實驗室 MY Lab,是與臺大物理系 Mario Hofmann 教授共同主持的奈米科技實驗室,他們除了是工作上的夥伴,更是人生中的最佳拍檔!當初兩人就是在美國麻省理工大學 MIT 相識,再一起回到臺灣。

讓「研之有物」團隊好奇的是:這種共同主持的模式與一般實驗室相比,是否有特別之處?

-----廣告,請繼續往下閱讀-----

「從多個面向而論,我認為都是 1+1>2 的」,謝雅萍說道,「實驗室會有兩倍的資源、儀器、計畫與兩倍的人脈。遇到一個題目,兩個人思考時會從不同的觀點切入。即便是夫妻,我們在研究上看的面向也都不一樣,因此可以激盪出許多有趣的想法」。

她補充,不僅對實驗室本身而言,對學生也有很大的好處,「因為學生的研究必須同時說服我們兩個人,代表學生的研究成果會非常扎實,也可以為學生帶來信心。」重要的是,「學生也會得到兩倍的照顧與關愛,我覺得我們的學生是蠻幸福的」,謝雅萍笑笑地說。

所有討論 1
研之有物│中央研究院_96
296 篇文章 ・ 3404 位粉絲
研之有物,取諧音自「言之有物」,出處為《周易·家人》:「君子以言有物而行有恆」。探索具體研究案例、直擊研究員生活,成為串聯您與中研院的橋梁,通往博大精深的知識世界。 網頁:研之有物 臉書:研之有物@Facebook

0

0
0

文字

分享

0
0
0
為何電子元件已經做了塗膠防護處理,仍會發生腐蝕甚至導致產品失效?
宜特科技_96
・2023/12/22 ・5635字 ・閱讀時間約 11 分鐘

-----廣告,請繼續往下閱讀-----

電子元件發生腐蝕
圖/宜特科技

像電動車、充電樁使用於車用、工業用與戶外級別的電子產品,因應使用環境電子元件都需要採用三防膠塗佈保護,才能防止污染、腐蝕等問題。但為什麼,產品即便已經做了塗膠防護處理,仍會發生硫化腐蝕最終導致故障呢?原因可能就出在「膠」選得不對!

本文轉載自宜特小學堂〈為何已採用三防膠塗佈的電子產品,仍然發生硫化腐蝕失效〉,如果您對半導體產業新知有興趣,歡迎按下右邊的追蹤,就不會錯過宜特科技的最新文章!

選對三防膠材材有效 影片
點擊圖片收看影片版

近年來,伴隨環保概念提升與綠能意識抬頭,燃油類設備機具減少、電子產品數量增加,生活中最常見的就是電動車和充電樁變得越來越多。由於這類電子硬體設備會長期待在室外環境,加上日趨嚴重的空氣污染威脅,腐蝕性氣體、水分、污染物、懸浮微粒會直接或間接地造成產品中的元件生鏽或腐蝕,就會發生故障影響產品的使用壽命。而三防膠就是為了加強保護電子元件、延長設備壽命、確保安全性與可靠性所誕生的一種塗料。

一、 什麼是三防膠(Conformal Coating)?哪些產品特別需要使用三防膠?

有三防膠塗佈的電路板。圖/百度百科

三防膠又稱三防漆,跟大家概念中的膠或是漆有點像,它是常用於電路板上的一種特殊塗料。三防膠具有良好的耐高低溫特性,經由三防膠塗佈的電路板會產生一層「透明聚合物薄膜」,就能維持電路板外形並保護好電子元件,達到「防濕氣」、「防污」、「防腐蝕」的效果,因此才被稱為「三防」膠。

前面有談到,因應全球環境變化,電子產品卻越來越多元、越來越精密的條件下,現代電子硬體設備不僅擁有高性能,還需要具備抵抗惡劣環境的能力,像是應用在工業、車用、航太、戶外級別的電子產品,例如:資料中心、工業電腦、電動車、儲能站與低軌衛星等等……。

-----廣告,請繼續往下閱讀-----

這些產品比起一般家電的使用環境更加嚴苛,尤其在面對含硫化氣體污染高的環境,特別容易造成「硫化腐蝕現象」,因此在製程中,電子元件必須做好三防膠塗佈處理、提升產品可靠度是非常重要的事。

什麼是「硫化腐蝕」跟「爬行腐蝕」?

硫化腐蝕(Sulfur Corrosion):當空氣污染物中含有豐富的硫化合物,會導致許多工業器件上各種金屬與合金材料的表面產生嚴重的腐蝕現象,若伴隨其他氣體污染物的存在,會導致氣體協同效應進而產生不同硫化腐蝕的特徵與機理。富含硫的氣體,如硫化氫(H2S)、環八硫(S8)與二氧化硫(SO2)就是一般常見造成電子設備發生硫化腐蝕的氣體。

爬行腐蝕(Creep corrosion):爬行腐蝕是屬於硫化腐蝕其中一種的失效機理,典型的案例在印刷電路板與導線架封裝元件最為常見。由於裸露的金屬銅接觸到環境中硫化物的腐蝕性氣體,會進行反應生成硫化亞銅(Cu2S)的腐蝕產物,一旦電子產品表面清潔度不佳或環境有氯氣存在時,其固體腐蝕物將會沿著電路與阻焊層/封裝材料表面遷移生長的過程,導致相鄰焊盤和電路間的電氣短路失效現象,我們稱之為爬行腐蝕的失效模式。

印刷電路的爬行腐蝕
印刷電路的爬行腐蝕。圖/Barry Hindin, Ph.D, Battelle Columbus Operations
導線架封裝元件的爬行腐蝕
導線架封裝元件的爬行腐蝕。圖/Dr. P. Zhao, University of Maryland

當電子產品發生硫化腐蝕,會導致設備發生短路或開路的故障風險,像發生在印刷電路板或導線架封裝的爬行腐蝕(下圖一、圖二、圖三),或是表面貼裝被動元件的硫化腐蝕(下圖四),都是十分常見的案例。

電路板發生爬行腐蝕及硫化腐蝕失效的照片
(1)與(2)為印刷電路板的爬行腐蝕失效,(3)為導線架封裝的爬行腐蝕失效,(4)為表面貼裝晶片電阻的硫化腐蝕特徵照片。圖/宜特科技

二、 電子產品該選擇哪種方式做防護處理?

為了有效地隔絕惡劣環境對電子設備的影響,除了前面提過三防膠(Conformal Coating)的處理手法,一般也會採用灌封(Potting)來處理。下表是灌封與三防膠的差異比較。

方法灌封三防膠
保護性中-優
加工與
重工性
劣(氣泡殘留、重工困難)
品管檢驗劣(外觀不可視)優(外觀可視)
應用性劣(侷限)優(輕薄)
環保
範例
圖/Epoxyset Inc.
圖/Charged EVs
灌封與三防膠處理方法之比較。表/宜特科技

雖然灌封比三防膠保護性更好,但並非所有電子元件都能用灌封處理,灌封在作業前必須考量電子元件,會因為加工的熱應力、固化收縮應力、氣泡殘留等等產生影響,也要評估較多的產品設計條件,包括:尺寸、外殼、重量、熱管理、加工、重工、檢驗、成本與環保等因素,才能確認該產品是否適合做灌封處理。

-----廣告,請繼續往下閱讀-----

而三防膠的加工快速、重工容易與成本較低的優點,既可以提升產品抗腐蝕的能力,又可維持印刷電路板的外形而不影響後續的組裝作業,可以說三防膠的泛用性會比灌封來得更高。

所以當電子設備需要在惡劣的環境運作,或是終端電子設備發生腐蝕失效時,三防膠通常是組裝、系統廠商針對電子產品腐蝕的問題會優先採用的方案,廠商可以直接管控三防膠塗佈製程的品質,能夠針對終端客戶退回產品時進行立即性的改善作業。

三、 原來三防膠有很多種?

目前三防膠的種類主要可分為八大類,包含:Silicone Resin(SR)、Acrylic(AR)、Polyurethane(UR)、Epoxy(ER)、Paraxylylene(XY)、Fluorine-carbon resin(FC)、Ultra-Thin Coatings(UT)與 Styrene Block Co-Polymer(SC)。一般三防膠的種類可依照材質區分種類,然而混合型的三防膠材則是以重量百分比佔高的材質為主,如果三防膠的厚度 ≤12.5um ,膠材將不受材料種類的拘限都被歸類於 UT 型。每一種三防膠都有不同的特性,常見的評估項目有厚度、黏著性、耐溫性、抗化學性、防潮性、加工與重工性、普遍性、疏孔性、耐鹽霧腐蝕性、表面絕緣電阻程度與成本高低等。

四、 為何已經採用三防膠塗佈的電子產品仍發生了硫化腐蝕失效,原因竟是國際規範不足?

一般業界針對三防膠的國際規範,大多是參照國際電子工業聯接協會(Association Connecting Electronics Industries;IPC) 所制定的試驗標準 – IPC-HDBK-830A、IPC-CC-830C 與 IPC-J-STD-001F。這幾項標準都是一般常見於三防膠相關的國際規範,它們定義了三防膠的設計、選擇與應用的準則,用於焊接電氣和電子組件要求,以及用於印製線路組件用電氣絕緣化合物的鑑定及性能。

-----廣告,請繼續往下閱讀-----
常見三防膠相關的國際規範
一般常見三防膠相關的國際規範。圖/IPC-HDBK-830A, IPC-CC830C and IPC-J-STD-001F

而針對三防膠的驗證項目,包括了:種類、厚度、均勻性、缺陷、重工、應用、耐溫溼度環境、耐鹽霧、表面絕緣電阻等。其它與三防膠有關的標準還有 IPC-A-610H、IEC-1086-2、MIL-I-46058C、MIL-STD-202H、Method 106、NASA-STD-8739.1、BS5917、UL94、UL746F 與 SJ 20671……許多的國際規範。

然而在眾多三防膠國際規範的耐腐蝕性項目評估中,卻獨缺了「腐蝕性氣體的試驗」,尤其是在含硫與其化合物相關的腐蝕性氣體。因此,一旦產品的使用環境含有硫或硫化合物相關的腐蝕性氣體,即使電子設備已採用三防膠塗佈,仍會發生硫化腐蝕失效的問題。

此外,電子設備中也不是所有組件皆可以採用三防膠的塗佈,由於膠材具備絕緣的特性,一般均無法塗佈於電性連接、電器接點處,例如:金手指、插槽與連結器等。下圖是有採用與未採用三防膠塗佈的導線架封裝晶片發生與未發生硫化腐蝕的照片。

未採用三防膠塗佈採用三防膠塗佈採用三防膠塗佈
導線架發生嚴重的硫化腐蝕膠材的抗硫化腐蝕能力不足製程的缺陷(氣泡)導致保護不足
導線架發生嚴重的硫化腐蝕膠材的抗硫化腐蝕能力不足製程的缺陷(氣泡)導致保護不足
導線架發生嚴重的硫化腐蝕膠材的抗硫化腐蝕能力優異膠材的抗硫化腐蝕能力優異
導線架發生嚴重的硫化腐蝕膠材的抗硫化腐蝕能力優異未採用三防膠塗佈
採用與未採用三防膠塗佈的導線架封裝晶片發生與未發生硫化腐蝕的照片。圖/宜特科技

五、 不是有塗或是夠厚就好,透過驗證平台選擇出正確的三防膠材才有效!

透過上述的說明可以了解,如果只是按照規範去選擇三防膠材後進行塗佈,可能會遺漏腐蝕性氣體或是其他因素的影響,無法讓產品獲得最完善的保護。為了解決窘境,宜特科技所提供的硫化腐蝕驗證平台,可以協助廠商選擇正確的三防膠材,並針對各種採用三防膠塗佈的電子產品,評估產品抗硫化腐蝕的能力並進行壽命驗證。

-----廣告,請繼續往下閱讀-----
透過宜特實驗室的硫化腐蝕驗證平台評估各種三防膠材搭配不同厚度在硫化腐蝕試驗的耐受性
透過宜特實驗室的硫化腐蝕驗證平台評估各種三防膠材搭配不同厚度在硫化腐蝕試驗的耐受性。
圖/Source: Dem Lee…Et al.,“Evaluation of the Anti-Sulfur Corrosion Capacity for Chip Resistor and Conformal Coating by Way of Flower-of-Sulfur(FoS)Methodology”, International Microsystems, Packaging Assembly and Circuits Technology Conference 2018, Section 28, 2018.

上圖為透過宜特實驗室的硫化腐蝕驗證平台,評估各種三防膠材搭配不同厚度條件在硫化腐蝕試驗的耐受性。其中未經三防膠塗佈的抗硫化晶片電阻樣本(黑色),經歷 25 天的試驗後發生失效,但塗佈膠材 C(綠色)與膠材 D(藍色)的樣本,僅僅經歷 5 到 10 天的試驗就發生了失效。

由此可證,並非所有三防膠材都有具備抗硫化腐蝕的能力,抗腐蝕能力主要取決於膠材本身的材料特性,某些特定膠材非常容易吸附含硫與其化合物相關的腐蝕性氣體,即使提高厚度,也無法有效降低硫化腐蝕的發生,即便電子零件本身有做抗硫化腐蝕的設計,一旦選擇不合適的膠材,反而會加速電子產品發生硫化腐蝕失效的風險。

下表是採用相同樣本搭配不同的三防膠材,經硫化腐蝕試驗後,進行橫切面的掃描式電子顯微鏡分析之比較。可以看到,雖然膠材 B 的塗佈厚度比膠材 A 更厚,但是膠材 B 抗硫化腐蝕的能力卻更差。

三防膠膠材 A膠材 B
厚度<30um>100um
電子顯微鏡照片三防膠材A三防膠材B
抗硫化腐蝕的能力
採用相同樣本搭配不同三防膠材料塗佈經硫化腐蝕試驗後進行橫切面的掃描式電子顯微鏡分析之比較。圖/宜特科技

藉由宜特實驗室的硫化腐蝕驗證平台,不但可以協助選擇正確的膠材,亦可針對採用各種三防膠塗佈的電子產品,依照國際規範標準,並以實際終端環境的腐蝕程度搭配模擬使用年限,透過上述客製化的實驗設計,能夠協助廠商評估產品抵抗硫化腐蝕的壽命驗證。

-----廣告,請繼續往下閱讀-----

本文出自 www.istgroup.com。

討論功能關閉中。

宜特科技_96
5 篇文章 ・ 3 位粉絲
我們了解你想要的不只是服務,而是一個更好的自己:) iST宜特自1994年起,以專業獨家技術,為電子產業的上中下游客戶, 提供故障分析、可靠度實驗、材料分析和訊號測試之第三方公正實驗室

0

3
2

文字

分享

0
3
2
讓摩爾定律又向前邁進的新技術!3D 先進封裝是什麼?又有哪些優勢和挑戰?
PanSci_96
・2023/07/15 ・3500字 ・閱讀時間約 7 分鐘

-----廣告,請繼續往下閱讀-----

今年蘋果 WWDC 大會上發表的 Vision Pro,在市場上引起軒然大波。除此之外,蘋果新推出的 Mac Pro、Mac Studio 也都十分吸睛,他們的共同特點,就是我都買不起。他們的共同的特點,就是裏頭都搭載了 M 系列晶片。從 M2、M2 Max 到 M2 Ultra,除了強大的效能,其輕巧的設計,也讓這些裝置保持輕量。Vision Pro 的重量也可以維持維持在500g,不影響穿戴體驗。要在如此小的晶片中發揮跟電腦一樣效能,除了我們介紹過的 DUV 與 EUV 微縮顯影,一路從 7 奈米、5 奈米、3 奈米向下追尋外。在 M 系列這種系統晶片中,「先進封裝」技術,其實扮演更重要的角色,但到底「封裝」是什麼?它如何幫助 M2 達到高效能、小體積的成果?

晶片又更小了,摩爾定律依舊存在?

M2 晶片的效能已被消費者認可,一顆小小的晶片中,就同時包含了 8 核心 CPU、10 核心 GPU、16 核心的神經網路晶片以及記憶體,麻雀雖小,五臟俱全。這可說又是摩爾定律向前邁進的一步。

在 M2 一顆小小的晶片中,就同時包含了 8 核心 CPU、10 核心 GPU、16 核心的神經網路晶片以及記憶體。圖/Apple

今年 3 月 24 日,Intel 共同創辦人戈登.摩爾,逝世於夏威夷的家中,享耆壽 94 歲。他生前提出的摩爾定律,在引領半導體產業發展近 60 年之後,也逐漸走向極限。摩爾定律預測,積體電路上的電晶體數目,在相同面積下,每隔約 18 個月數量就會增加一倍,晶片效能也會持續提升。

隨著晶片尺寸越來越小,似乎小到無法再小,「摩爾定律已死」的聲音越來越大。然而事實是,業界的領頭羊們如台積電、英特爾和三星等公司,依然認為摩爾定律可以延續下去,並且仍積極投入大量金錢、人力及資源,期盼能夠打贏這場奈米尺度的晶片戰爭。

打贏戰爭的方法,包含研發各式各樣的電晶體,例如鰭式場效電晶體(FinFET)環繞式閘極(GAAFET)電晶體互補式場效電晶體(CFET);或是大手筆引進艾司摩爾開發的極紫外光(EUV)曝光機,在微縮顯影上做突破,這部分可以回去複習我們的這一集;除此之外,從材料下手也同步進行中,新興的半導體材料,像是過渡金屬二硫族化合物奈米碳管。這些持續挑戰物理極限的方式稱為「深度摩爾定律(More Moore)」。

-----廣告,請繼續往下閱讀-----

然而這條路可不是康莊大道,而是佈滿了荊棘,或是亂丟的樂高積木,先進製程開發的複雜度和投入資金呈指數型增加,且投資與回報往往不成正比。我們都知道「不要把雞蛋都放在同一個籃子裡」,同理,半導體巨擘們也開始找尋新解方,思索如何躺平,在不用縮小電晶體的情況下,提升晶片整體效能。

先進製程開發的複雜度和投入資金呈指數型增加,且投資與回報往往不成正比。圖/freepik

答案也並不難,既然在平面空間放不下更多電晶體了,那麼就把他們疊起來吧!如此一來,相同面積上的電晶體數量也等效的增加了。這就像是在城市裡,因為人口稠密而土地面積有限,因而公寓大廈林立,房子一棟蓋得比一棟高一樣。像這樣子不是以微縮電晶體,而是透過系統整合的方式,層層堆疊半導體電路以提升晶片效能的方法,屬於「超越摩爾定律(More than Moore)」,而其技術關鍵,就在於「封裝」。

什麼是封裝?

當一片矽晶圓經過了多重製程的加工後,我們會得到這張表面佈滿了成千上萬積體電路。別小看它,光是這一片的價值,可能就高達2萬美元!

一個矽晶圓表面佈滿成千上萬的積體電路。圖/envatoelements

然而這麼大片當然無法放進你的手機裡,還必須經過「封裝(packaging)」的步驟,才會搖身一變成為大家所熟知的半導體晶片。

-----廣告,請繼續往下閱讀-----

簡單來說,封裝是一種技術,任務是把積體電路從晶圓上取下,放在載板上,讓積體電路可以與其他電路連接、交換訊號。整個封裝,大致可分為四步驟:切割、黏晶、打線、封膠

首先,矽晶圓會被磨得更薄,並且切割成小塊,此時的積體電路稱為裸晶(die);接著,將裸晶黏貼於載板(substrate)上,並以焊線連接裸晶及載版的金屬接點,積體電路便可跟外界傳遞或接收訊號了;最後,以環氧樹酯灌模成型,就完成我們熟知的晶片(chip),這個步驟主要在於保護裸晶及焊線,同時隔絕濕氣及幫助散熱。

Chiplet、傳統封裝與先進封裝

隨著晶片不斷追求高效能、低成本,還要滿足不同的需求,甚至希望在一個晶片系統中,同時包含多個不同功能的積體電路。這些積體電路規格、大小都不一樣,甚至可能在不同工廠生產、使用不同製程節點或不同半導體基材製作。例如蘋果的 M2 晶片,就是同時包含 CPU、GPU 和記憶體,另外,我們過去介紹過,google 陣營的 Tensor 晶片,也是在單一晶片系統中塞入了大大小小的晶片。這些在一個晶片系統中含有多個晶片的架構,稱為 Chiplet。

要做出 Chiplet,在傳統的封裝方式中,會將初步封裝過的數個晶片再次進行整合,形成一個功能更完整的模組,稱為系統級封裝 Sip(system in package);另一個方法則是將數個裸晶透過單一載板相互連接完成封裝,這樣的作法叫做系統單晶片system on a chip (SoC),然而以這兩種方式製作需佔用較大的面積,更會因為晶片、裸晶間的金屬連線過長,造成資料傳輸延遲,不能達到高階晶片客戶如輝達、超微、蘋果等公司的需求。

-----廣告,請繼續往下閱讀-----

為了解決問題,先進封裝就登場了,三維先進封裝以裸晶堆疊的方式,增加空間利用率並改善資料傳輸瓶頸的問題。與傳統封裝之間傳輸速度的差異,就好比是開車由台北至宜蘭,傳統封裝需行經九彎十八拐的台九線,而先進封裝則截彎取直,打通了連接兩地的雪山隧道,使得資料的來往變得更加便利且迅速。

先進封裝解決了什麼問題

先進封裝最大的優勢,就是大幅縮短了不同裸晶間的金屬連導線距離,因此傳輸速度大為提升,也減少了傳輸過程中的功率損耗。舉例來說(下圖),傳統的 2D SoC,若是 A 電路要與 C 電路傳輸資料,則必須跨越整個系統的對角線距離;然而使用三維堆疊則能夠將 C 晶片放置於 A 晶片的上方,透過矽穿孔(through silicon via, TSV)技術貫穿減薄後的矽基板,以超高密度的垂直連導線連接兩個電路,兩者的距離從此由天涯變咫尺。

圖/Pansci

另一方面,三維堆疊也減少了面積的消耗,對於體積的增加則並不明顯,因此我們能夠期待,手機、平板、或是 Vision Pro 等頭顯未來除了功能更多以外,還會變得更加輕巧。

值得一提的是,先進封裝還能夠降低生產成本喔!由於三維堆疊在單位面積上,增加了等效電晶體數量,在晶片設計上可以考慮使用較成熟、成本更低的製程技術節點,並達到與使用單層先進技術節點並駕齊驅的效能。

-----廣告,請繼續往下閱讀-----

先進封裝的技術挑戰

雖然,先進封裝提供了許多優勢。但作為新技術,當中依舊有許多仍待克服的問題與挑戰。

首先,先進封裝對於裸晶平整度以及晶片對準的要求很高,若是堆疊時不慎有接點沒有順利連接導通,就會造成良率的損失。再者,積體電路在運算時會產生能量損耗造成溫度升高,先進封裝拉近了裸晶間的距離,熱傳導會交互影響,大家互相取暖,造成散熱更加困難,輕則降低晶片效能,嚴重則能導致產品失效。

散熱問題在先進封裝中,目前還未完全解決,但可以透過熱學模擬、使用高熱導係數材料、或設計導熱結構等方式,做出最佳化的散熱設計。建立良率測試流程也非常重要,試想,如果在堆疊前沒有做好已知合格裸晶測試(known good die testing),因而誤將合格的 A 晶片與失效的 B 晶片接合,那麼不只是做出來的 3D IC 只能拿來當裝飾品,還白白損失了前面製程所花費的人力、物力及金錢!

良率與成本間的權衡,也是須探究的問題,如果想要保證最佳的良率,最好的方式是每道環節都進行測試,然而這麼做的話生產成本以及製造時間也會相應增加,因此要怎麼測試?在什麼時候測試?要做多少測試?就是一門相當深奧的學問了。

-----廣告,請繼續往下閱讀-----

歡迎訂閱 Pansci Youtube 頻道 獲取更多深入淺出的科學知識!