Cao 等人表示三明治結構之所以能吸收更多的光,主要歸功於半導體的漏模共振(leaky mode resonance, LMR)及介電層的抗反射特性。反射光量減少代表能有更多光子可供使用,整體的光吸收效率因而提高。研究人員優化介電層的厚度以提升至最佳抗反射性質,此外,為了維持半導體固有的漏模共振,研究人員使非晶矽在此半導體與介電層組成的殼-核結構中,尺寸比率大於 0.5。
Cao 表示,雖然此實驗以非晶矽為研究對象,但該技術也可應用於其他光吸收材料,如碲化鎘(CdTe)、銅銦硒化物(CIGS)等半導體和有機材料上。此外,這項技術還相容於現行的太陽電池製程,如沉積薄膜與微影製程等。該團隊包含柏克萊大學以及勞倫斯柏克萊國家實驗室的研究夥伴,他們目前持續致力於此太陽電池的最佳化。詳見 Nano Lett.|DOI: 10.1021/nl301435r。
具備設計與製造一條龍能力的 IDM(Integrated Device Manufacturer,整合半導體元件製造商),因擁有自家晶圓廠,通常已取得IATF 16949 這張認證,也就是進入汽車供應鏈的「門票」;但對於沒有晶圓廠的 IC 設計業者(Fabless)來說,在缺乏自有製程的情況下,該如何向車廠證明自己的產品具備車規級的零缺陷品質呢?
這時候,AEC-Q004《Automotive Zero Defect Framework》(車用零缺陷框架)就是幫助大家順利通關的終極武器!它可解決「設計和製造溝通斷層」的問題,讓供應鏈上下游能用同一套邏輯說話。本文將帶大家搞懂,如何透過 AEC-Q004 的框架,在產品交付給客戶前,把所有潛在的失效因子通通攔截下來。讓 IC 設計公司能從「被動應付測試」轉向「主動品質管理」,正式從消費級晶片商升格為車規級供應商。
SBL(Statistical Bin Limit)調查假性高良率: 當某個測試 bin 的比例異常增加(高於統計上限)時,可能代表測試條件設定異常、測試覆蓋率不足,或潛在缺陷未被正確篩出。此時需啟動 SBL(Statistical Bin Limit)調查,以確認是否存在測試逃逸(Test Escape)或測試條件偏移的風險。透過這套結合了實體、電性與統計攔截的「防錯機制」,半導體業者就能有效拉起防線,將不良品阻絕於車廠之外。
三、管好你的代工好夥伴(ASP 外包治理)
宜特長期觀察發現,在實務上,許多車廠會要求 Fabless IC 公司建立 Automotive Service Package(ASP),以確保代工廠(Foundry)與封測廠(OSAT)的製程與品質管理符合車用品質要求。
身為 IC 設計公司,產品需要交由代工廠(Foundry)與封測廠(OSAT)生產。為了確保代工製程符合車規的穩健性,建議業者必須依循 AEC-Q004 要求,建立完善的 ASP (Automotive Service Package) 制度。
透過設計–製造–測試的「三層防線(實體層、電性層、統計層)」,IC 設計業者可以嚴格監督外包夥伴。例如:要求代工廠的製程能力指標 Cpk 必須大於等於 1.67、強制實施 OCAP(異常行動計畫)與 PAT 統計攔截,並且簽訂車用品質協議(Automotive Quality Agreement)以釐清品質責任。
車用ASP 與商用製程差異對照表。圖/宜特科技
隨著 Tier 1 與車廠對可靠度的要求越來越高,AEC-Q004 已經成為 IC 設計業者跨入車規市場、與車廠對話的關鍵橋樑。它不僅僅是一份文件,更是一個強大的協同機制。只要掌握了這套零缺陷的通用語言,沒有晶圓廠的 IC 設計公司也能以「設計防錯、製程監督、統計防錯」三位一體的方式,成功打入車用半導體供應鏈。 我們建議往零缺陷方向努力的供應商,通過 AEC-Q100 只是起點,能通過車廠對「零缺陷」的嚴苛稽核才是真正的考驗。