第三類寬能隙半導體到底在紅什麼？

本文轉載自宜特小學堂〈矽光子可靠度驗證該依循哪個規範？當老規範GR-468遇上新科技，系統如何順利Bring-up？〉，如果您對半導體產業新知有興趣，歡迎按下右邊的追蹤，就不會錯過宜特科技的最新文章！

矽光子晶片量產元年已在眼前，但業界至今仍缺乏一套專屬標準，最權威的依據是問世逾廿年的經典規範「Telcordia GR-468」。面對日新月異的矽光子與 CPO 技術，這套「老規範」是否還能扛得起驗證重任？

台積電在 2026 年技術論壇中明確指出，隨著製程邁入 2 奈米奈米片（Nanosheet）時代，AI 算力的延續必須仰賴《晶片版三層蛋糕論》，涵蓋運算、異質整合與 3D IC，以及最關鍵的「光子（Photonics）」。誠如台積電高層所言：「談到運算能力，電子無可匹敵；但談到訊號傳輸，光子則更勝一籌 。」

未來資料中心的傳輸勢必由電子轉向光學，而台積電的矽光子先進封裝平台 COUPE（緊湊型通用光子引擎，Compact Universal Photonic Engine） 也已搭載到基板上，並宣告今年將進入量產階段。NVIDIA、Intel、Broadcom 等大廠也爭相搶進 CPO（Co-Packaged Optics，共同封裝光學）賽道。

然而，當光電元件從「獨立模組」轉向「高度整合」的晶片封裝時，可靠度驗證的複雜度已不可同日而語。

面對工程師最常問的：「那規範在哪裡？」

實務上，目前業界針對 CPO 或矽光子產品還沒有單一且完全專屬的標準，最權威的依據仍是經典的 Telcordia GR-468。但在高度整合的趨勢下，這套傳統驗證邏輯正迎來前所未有的挑戰。

之前我們已從矽光子元件組成與決定效能的關鍵（閱讀更多：「光」革新突破半導體極限　矽光子晶片即將上陣），進而分享對應的解決方案（閱讀更多：矽光子開發遇到什麼瓶頸？），以及如何突破矽光子量產的核心難關（閱讀更多：矽光子CPO量產見曙光！從「漏電」到「漏光」如何迎刃而解？）。

亦針對光子積體電路（PIC）的五大關鍵部件，詳細剖析其常見故障模式（閱讀更多：為什麼 AI 晶片需要「光」？拯救超貴晶片的「矽光子眼科醫生」大解密！）。
本文將從光通訊規範 Telcordia GR-468 的角度，分享如何終端系統應用，回推到模組、元件與製程層級，矽光子系統如何順利 Bring-Up（啟動調試）與量產導入。

一、Telcordia GR-468 究竟是什麼規範？還堪用嗎？

電信級　Telcordia GR-468　是由通訊權威機構　Telcordia Technologies （前身為為美國貝爾通訊研究公司 Bellcore）於 2004 年釋出的核心規範（GR-468-CORE）。儘管它問世已久，但其嚴謹的測試架構，至今仍是全球矽光子元件進入 AI 伺服器供應鏈時，最被系統客戶採用的可靠度驗證依據。

Telcordia GR-468 這項規範的核心價值在於其「跨領域的覆蓋力」。

（一） 涵蓋完整光電鏈：包含雷射二極體（Laser Diode，簡稱 LD）、光電二極體（Photodiode，簡稱 PD）、電吸收調變器（Electro-Absorption Modulator，簡稱 EA Modulator）和 LED 等相關光電元件。

（二） 封裝層級延伸：GR-468 依「組裝完成度」將待測物分為多個封裝層級（Assembly Level），測試對象可從晶圓到單一晶片，延伸至次模組，仍至整顆光模組，從不同層級對應不同測試條件與驗證深度。

（三） 環境模擬：GR-468 規範嚴格區分機房溫控環境（Central Office，簡稱 CO）與戶外無空調環境（Uncontrolled Environment，簡稱 UNC），不同環境對應不同溫度範圍與應力條件，讓驗證條件貼近真實系統場景，這正是系統端最在意、也最容易在早期被低估的風險來源。

例如，應用於資料中心機房的設備，長期處於溫控環境，溫度與濕度波動小，應力條件相對溫和，驗證重點在於長時間的穩定運作。而隨著 AI 應用場域的擴張，例如：馬斯克計畫將 AI 運算中心送入外太空，若設備處於戶外或無空調環境（Uncontrolled Environment, UNC），將面臨劇烈的溫度波動、濕熱與高環境應力，極端溫差將嚴苛考驗封裝材質與光學對位的穩定度。

（四） 定性與定量並重：Telcordia GR-468 除了可藉由「定性測試（Qualitative Tests）」判別是否符合規範（Pass 或 Fail）、是否可量產導入，亦可透過「定量測試（Quantitative Tests/ Aging Tests）」進行壽命推估（EOL）、可靠度模型建立與系統設計優化。

以上這些 Telcordia GR-468 的設計，讓可靠度驗證能隨產品成熟度逐步展開，非常符合矽光子系統 Bring-Up 與量產導入節奏。

二、為什麼矽光子元件跑完規範，系統還是掛了？

看來 GR-468 規範仍然寶刀未老，但為何在實際應用中，許多跑完規範的矽光子系統仍無法順利運作呢？
宜特觀察發現，即便產品通過了 GR-468 規範中的環境應力測試，開發者在系統 Bring-up 或長期運作時，依然會頻繁遭遇莫名的訊號衰減。

這是因為在 CPO 架構下，光、電、熱、機械四者間的交互影響極其複雜。傳統「通過/不通過（Pass/Fail）」的判定邏輯，已不足以偵測高度整合後產生的深層失效模式。

以下是矽光子走向系統整合時，最令工程師頭痛的兩大硬傷：

（一） 熱力學矛盾與 ELS（外置光源）的妥協：

負責核心運算的 GPU（圖形處理器）屬於高功耗熱源，運作溫度動輒攀升至 100°C，這與對熱極度敏感、工作溫度需壓制在 70°C 以下的光傳輸元件（雷射光源）產生了嚴重的熱力學矛盾。雷射光源受熱會導致啟動閾值電流指數型增加、波長變長（紅移），並加速元件內部缺陷擴散而縮短壽命。

為了化解這項矛盾，業界傾向 ELS（External Laser Source，外置光源），將雷射光源像電池一樣外掛。但這衍生了以下風險 ：

1. 高功率運作的老化（Aging under High Power）：

ELS 需供應極高光功率給多個矽光引擎，雷射在極高驅動電流下運作，內部的晶格缺陷會隨時間與高溫擴大，形成「暗線缺陷（Dark Line Defects）」，導致發光效率劇降。

宜特建議可執行HTOL（高溫操作老化測試）。在 85°C 或更高溫下持續通電數千小時，觀察光功率衰退曲線，以推算出產品是否能支撐 10 年以上的系統壽命。

2. 連接介面的脆弱性：

ELS 增加了連接介面，保偏光纖（PM Fiber）的過度凹折，或是接頭沾染微塵、插拔產生機械微裂痕，都會導致插入損耗（IL）升高，成為系統潛在的故障點。

（二） 異質整合的「應力」拉扯（CTE Mismatch，熱膨脹係數失配）：

矽光子晶片內含矽、三五族化合物、玻璃光纖與金屬，這些材料受熱後的膨脹程度（CTE）差異極大。例如矽晶片（2.6）與 PCB 板（15）甚至 UV 光學膠（50~100）之間巨大的應力差，在發熱時會產生劇烈拉扯：

1. 次微米級的對位挑戰：

光纖陣列（FA）與矽光晶片耦合時，對位精度要求在次微米級。一旦受熱產生Warpage（翹曲）或應力拉扯，輕則光路偏移，重則導致結構 Delamination（剝離）。
宜特建議可透過 TC（溫度循環測試）。在 -40°C 到 +85°C 之間劇烈變換，確認光學膠是否裂開，並嚴格監控 IL（插入損耗）是否超標，而非僅看元件是否能通電。

2. 膠材劣化與水氣滲透：

高溫高濕環境會導致固定用的 UV Epoxy（光學膠）發生老化、膨脹或潛變，直接造成訊號損失。
宜特建議可執行 THB（溫濕度偏壓測試，即85/85測試）。在 85°C/85% RH 環境下施加電壓 1000 小時以上，確保膠材在極端環境下的結構強韌度。

隨著矽光子與 CPO 架構的快速發展，可靠度驗證不該只是為了拿一張合格證書，而是要支撐系統長期的穩定運作。

目前的 Telcordia GR-468 規範環境要求, 主要分成機房溫控環境（簡稱 CO）與戶外無空調環境（簡稱 UNC），但在光通訊業者對故障經驗實務累積下, 以及未來更嚴苛的 AI 運算環境（例如太空軌道資料中心）需求下，現有標準已漸顯不足，IPEC 協會 2025 年可靠度執行協議針對光模組納入抗硫化、鹽霧、落塵等更嚴苛的環境測試，以滿足對可靠度的極致要求，相關供應鏈必須及早做好準備。

本文出自 www.istgroup.com

想打入熱門的車用半導體供應鏈，對沒有自家晶圓廠的 IC 設計公司來說，最大的挑戰就是：如何向一線車廠證明自家的晶片具備零缺陷（Zero Defect）的頂級品質？答案就藏在 AEC-Q004 車用零缺陷框架裡！只要掌握這套品質管理核心，沒晶圓廠也能脫穎而出，順利拿到進軍車用供應鏈的黃金門票。

本文轉載自宜特小學堂〈 IC設計如何進入車廠供應鏈？一次搞懂 AEC-Q004 車用零缺陷框架〉，如果您對半導體產業新知有興趣，歡迎按下右邊的追蹤，就不會錯過宜特科技的最新文章！

近年來，車用半導體市場熱度持續發燒，許多 IC 設計業者（Fabless）都想搶攻這塊大餅。然而，在傳統消費型電子中，設計歸設計、製造歸製造。但在車用晶片（Automotive IC）領域，一點點微小的瑕疵（Defect）都可能導致嚴重的安全事故，跨入車規市場的門檻可說極高。

自 2018 年起，以 BMW、Volkswagen、Audi 為首的歐系車廠開始積極推動「零缺陷（Zero Defect）」理念，要求半導體供應鏈從設計、製造到測試皆須以風險思維貫穿。Tier 1 供應商與車廠OEM（Original Equipment Manufacturer，原始設備製造商）對產品可靠度與異常回覆速度的要求亦不斷提升，車用晶片不僅要能滿足長達 15 年（或約 1 萬小時以上）的壽命要求與 -40°C 至 +125°C 的極端溫度考驗，還需應對嚴格的外包供應鏈追蹤與客戶稽核。

具備設計與製造一條龍能力的 IDM（Integrated Device Manufacturer，整合半導體元件製造商），因擁有自家晶圓廠，通常已取得IATF 16949 這張認證，也就是進入汽車供應鏈的「門票」；但對於沒有晶圓廠的 IC 設計業者（Fabless）來說，在缺乏自有製程的情況下，該如何向車廠證明自己的產品具備車規級的零缺陷品質呢？

這時候，AEC-Q004《Automotive Zero Defect Framework》（車用零缺陷框架）就是幫助大家順利通關的終極武器！它可解決「設計和製造溝通斷層」的問題，讓供應鏈上下游能用同一套邏輯說話。本文將帶大家搞懂，如何透過 AEC-Q004 的框架，在產品交付給客戶前，把所有潛在的失效因子通通攔截下來。讓 IC 設計公司能從「被動應付測試」轉向「主動品質管理」，正式從消費級晶片商升格為車規級供應商。

一、什麼是 AEC-Q004？它跟其他規範的關係如何？

自 2018 年起，歐系大車廠（如 BMW、Volkswagen、Audi）開始強力推動零缺陷（Zero Defect）的品質文化。為了具體落實這個目標，AEC 在 2020 年發布了 AEC-Q004。
AEC-Q004 並非用來取代既有標準，而是作為 AEC-Q100 等車用元件可靠度驗證標準的延伸品質指南，用以補強車用半導體在量產階段（Production Phase）的 Zero Defect 管理機制。

在實務上， AEC-Q004 常與下列體系共同運作：AEC-Q100 / Q101 / Q102（元件可靠度驗證）、IATF 16949（汽車供應鏈品質管理系統）、ISO 26262（功能安全要求）（衍生閱讀：了解三大面向，順利取得IATF 16949汽車品質管理系統證書、最新車規AEC-Q100改版速讀　揭示車用晶片可靠度驗證關鍵）

AEC-Q004將車廠極度要求的「零缺陷」文化，具體化為好懂的「六大管理面向（industry interpretation）」，包含：設計防錯、外包製程監督、測試與良率分析、應用程度評估、持續改善，以及問題解決。這六大管理面向能對應到 IATF 16949 的核心工具（如 FMEA、SPC、PPAP 等），成功消除了「設計端」與「製造端」之間的斷層。（衍生閱讀：車規最新 探索AEC-Q004零缺陷的世界）

宜特科技指出，AEC-Q004 的「統計防錯」基礎也跨度整合了 AEC-Q001 (Part Average Testing, PAT) 與 AEC-Q002 (Statistical Yield Analysis) 兩項核心規範，用來過濾異常樣本（Outlier）與管控異常良率批次（SYL、SBL），確保隱性不良品不會流入車廠。

有了這套標準，再加上 ASP 外包治理機制，即使是沒有自有工廠的 IC 設計業者（Fabless），也能無縫對接代工廠（Foundry）與封測廠（OSAT）。宜特
專家團隊認為，這不僅能確實滿足車規嚴苛的壽命與可靠度要求，更能帶領企業穩健邁向系統化的零缺陷管理。

二、AEC-Q004抓出隱形壞品的「統計防錯機制」

(一) 三層防錯架構：

根據我們的實務驗證經驗，AEC-Q004 為了將零缺陷管理從設計端一路延伸至量產與改善階段，特別將六大管理面向（industry interpretation）橫向展開，並縱向打造了「三層防錯架構」，形成一個從實體特徵、電性行為到統計監控的全流程風險防控循環：

1. 實體層（Physical）：
   關注物理與結構上的控制，包含製程能力、SPC（統計製程管制）、OCAP（異常行動計畫）。
   
2. 電性層（Electrical）：
   確保電性行為符合預期，包含 EDS (Electrical Die Sort，晶圓針測) 與 Test Coverage（測試覆蓋率）。
   
3. 統計層（Statistical）：
   運用強大的數據分析抓出隱形瑕疵，包含 PAT、SBL、SYL 以及異常樣本管控（Outlier Control）。

為了讓大家更好理解這套立體的防護網，AEC 建立了一個清晰的交叉矩陣，確保六大管理面向（industry interpretation）在每個層次都能被徹底落實。

(二) 跨標準的「統計攔截失效機制」：

在這三層防線中，最核心且最具威力的就是「統計層」。簡單來說，就是透過統計數據來抓出潛在的不良品。AEC-Q004 為了有效防堵失效，特別跨度整合了 AEC-Q001 與 AEC-Q002 兩項核心規範，建立起強大的「統計防錯機制」，精準過濾異常批次與產品：

1. PAT（Part Average Test）抓出異常樣本（Outlier）：
   在同一批晶片中，即使某顆晶粒的測試數據「符合規格」，但若其電性參數 明顯偏離該批次的統計分佈（statistical distribution），仍可能被判定為 Outlier 並予以篩除。透過這種 Outlier Screening（PAT），可提前攔截可能導致早期失效（Early Failure） 的潛在不良晶粒流入車廠。
   
2. SYL（Statistical Yield Limit）剔除低良率批次：
   當某批次整體的測試 bin 分佈或良率表現明顯偏離長期統計趨勢（例如低於統計下限） 時，即可能觸發 SYL (Statistical Yield Limit) 機制。這代表該批產品可能存在製程、材料或設備異常，因此必須啟動調查並可能暫停出貨，以避免潛在缺陷流入車廠。
   
3. SBL（Statistical Bin Limit）調查假性高良率：
   當某個測試 bin 的比例異常增加（高於統計上限）時，可能代表測試條件設定異常、測試覆蓋率不足，或潛在缺陷未被正確篩出。此時需啟動 SBL（Statistical Bin Limit）調查，以確認是否存在測試逃逸（Test Escape）或測試條件偏移的風險。透過這套結合了實體、電性與統計攔截的「防錯機制」，半導體業者就能有效拉起防線，將不良品阻絕於車廠之外。

三、管好你的代工好夥伴（ASP 外包治理）

宜特長期觀察發現，在實務上，許多車廠會要求 Fabless IC 公司建立 Automotive Service Package（ASP），以確保代工廠（Foundry）與封測廠（OSAT）的製程與品質管理符合車用品質要求。

身為 IC 設計公司，產品需要交由代工廠（Foundry）與封測廠（OSAT）生產。為了確保代工製程符合車規的穩健性，建議業者必須依循 AEC-Q004 要求，建立完善的 ASP (Automotive Service Package) 制度。

透過設計–製造–測試的「三層防線（實體層、電性層、統計層）」，IC 設計業者可以嚴格監督外包夥伴。例如：要求代工廠的製程能力指標 Cpk 必須大於等於 1.67、強制實施 OCAP（異常行動計畫）與 PAT 統計攔截，並且簽訂車用品質協議（Automotive Quality Agreement）以釐清品質責任。

隨著 Tier 1 與車廠對可靠度的要求越來越高，AEC-Q004 已經成為 IC 設計業者跨入車規市場、與車廠對話的關鍵橋樑。它不僅僅是一份文件，更是一個強大的協同機制。只要掌握了這套零缺陷的通用語言，沒有晶圓廠的 IC 設計公司也能以「設計防錯、製程監督、統計防錯」三位一體的方式，成功打入車用半導體供應鏈。
我們建議往零缺陷方向努力的供應商，通過 AEC-Q100 只是起點，能通過車廠對「零缺陷」的嚴苛稽核才是真正的考驗。

如果您想更清楚 AEC-Q004 與各標準間的對應關係，我們已製作一張精美圖表，歡迎來信索取， Email: marketing_tw@istgroup.com

本文出自 www.istgroup.com。

人類駕駛會疲勞、需要休息，但完全自駕車卻能 24 小時在路上奔馳，對車用晶片來說，這場長達 15 年的『無間斷馬拉松』，究竟現行的晶片規範夠用嗎？如果研發出的車用晶片只需拿到 Pass 報告，卻說不出它何時會失效，這就是潛在的災難。在車用世界講求「零缺陷」的賽道上，唯有精準掌握產品『何時失效』與『為何失效』，才能守住全球車用供應鏈的最後一道防線。

本文轉載自宜特小學堂〈AEC規範沒寫的，就不用測嗎？當車用 Pass 報告已不足以拿到訂單怎麼辦？〉，如果您對半導體產業新知有興趣，歡迎按下右邊的追蹤，就不會錯過宜特科技的最新文章！

邁入 2026 年，全球汽車產業正視的「Zero Defect （零缺陷）」 已不再僅是標語，而是車廠在法律責任與品牌存續間的唯一防線。隨著各國相關法規陸續將 L3-L5 級以上（指由系統監測駕駛環境的高階自動駕駛階段）的事故責任歸屬於車企（OEM），「系統失效」的成本已從單純的召回費用，演變成企業必須承擔的法律責任。

對工程師而言，最嚴峻的挑戰在於，現行的 AEC-Q 系列等通用標準，在面對 L3-L5 自動駕駛 Mission Profile（任務剖面）時已顯得捉襟見肘。

當車輛不再受限於人類駕駛的生理疲勞，實現完全自主行駛時，日運行時間可能從 2 小時拉長至 20 小時。隨之而來的是，車載半導體的工作壽命時間將是現行 AEC 規範的 4 倍或更多。

但傳統的「Pass/Fail」測試僅能保證出廠品質，要達成 Zero Defect 必須跨越傳統驗證的舒適圈。本期小學堂將從實驗室的第一線視角，解析如何在研發初期透過深層的技術驗證，跨越傳統的「Pass/Fail」測試，鋪設這條通往零缺陷的安全之路。

一、車用晶片封裝脫層是誰的錯？跟我無關還要了解嗎？

宜特實驗室長期觀察發現，面對先進封裝動輒數百到數千個微小接點，高達 64% 的問題其實是出現在 OSAT（委外封測代工廠）的製程中。

為了防範未然，IC 設計公司不能只看 OSAT 提供的良率報告，而是必須主動出擊，應把破壞性物理分析（DPA）作為常態性的生產監控工具。從封裝後的結構切開檢查（Cross-section），哪怕每天或每月只抽樣1到2顆晶片，都更能幫助揪出隱藏在封裝製程中因物理性缺陷所引發的失效問題，從源頭守住品質防線（閱讀更多：車用工程師惡夢！為何晶片通過ATE測試仍遭退貨?）

二、遵循AEC-Q007完成試驗後該做什麼?

目前 AEC-Q 規範大都要求執行 1,000 小時測試，早在 2017 年起就有國際一線車廠提出「現行AEC-Q規範已不足以應對未來真實需求」。隨著自動駕駛技術逐漸推進到 L3-L5 階段，車輛運轉時間將至少是現有規範的4倍或更多。因此，AEC-Q 規範首次以「累積失效模式」取代過去「有限時間」的測試方法，了解產品在全生命週期中的失效分布狀態。

（一） 失效累積63.2%的數據背後，核心價值是「壽命預測」

在 AEC-Q007 的板階溫度循環測試（TC Test）中，要求測試必須進行到「累積失效達63.2%」或「完成3000 個循環無失效發生」為止。進而採用韋伯分佈（Weibull Distribution）分析，以獲得產品在全生命週期中（浴缸曲線）的失效分布情形 (閱讀更多：最新 AEC-Q007 規範搶先看 車用Board Level驗證手法大公開)。
如果研發工程師的目標，僅僅是為了拿到 Pass 結案，就完全喪失了可靠度測試的初衷。做測試的真正目的，是要回答一個最核心的課題：「所開發的產品到底何時會失效？」

（二） 如何透過數據精準「預測」晶片的失效期？

真正的領先者會將AEC-Q007測試得出的失效數據，帶入韋伯分佈模型進行深層分析，從中獲取以下關鍵情報：

1. 定位浴缸曲線（Bathtub Curve）階段：
   經由韋伯分析，可取得產品特徵壽命（Characteristic life – η）和失效分布「形狀參數（Shape parameter, β）」，即可判斷產品失效是屬於製程缺陷導致的「早夭期失效」，或使用期間的「隨機失效」，還是材料自然退化所造成的「老化期失效」。若早夭期過長，代表產品存在著設計或製程問題；若老化期發生在設計壽命期內，那將是一場災難。
   
2. 是否滿足任務目標需求（Mission Profile）：
   從產品的「首次失效點（First Failure）」，可推算產品在多使用幾年後會出現失效，同時也可以計算出在保固期（N年）內會發生缺陷率的比例，以做為市場備料參考依據。當然，也可藉由韋伯分析結果，来確認產品是否真能滿足車廠任務目標（Mission Profile）與客戶期待。
   
3. 精算安全備援（Redundancy）設計：
   對於車用系統而言，任何失效都可能危及人命。當我們能精準預測產品幾年後會壞，設計者才能計算系統需要多少顆晶片來做「冗餘（Redundancy）」設計，以確保在主系統在發生問題時，備援系統能即時接管，達到汽車運行時的絕對安全。

三、目前AEC-Q007板階可靠度存在著不足

汽車使用年限長達 10 至 15 年，且必須在極為複雜且嚴苛的環境應力下正常運轉，除了大自然氣候環境應力外，還必須確保在長期振動與機械衝擊的環境下能正常運作。而目前 AEC-Q007 僅針對溫度循環進行要求，因此板階可靠度必須增加震動與機械衝擊試驗，才能貼近汽車電子真實所遇到的環境，不能因為標準沒有要求，而忽略去了解震動與機械衝擊試驗在板階可靠度上的關鍵影響性。

在過去，IC設計業往往側重於功能性設計（Design for function）；但在汽車電子領域，可靠度設計（Design for Reliability）與可製造性（Design for Manufacturing）更為重要，同時從失效機制的角度出發，才能在「零缺陷」的賽道上逐步前進，進而贏得客戶的長期信任與訂單。

若想看完整 AEC-Q007 文件，請點此觀看。

本文出自 www.istgroup.com。

半導體產業崛起，我們常聽到「能隙」這個名詞，到底能隙是什麼？能隙越寬的材料又代表什麼意義呢？
近幾年 5G、電動車、AI 蓬勃發展，新聞常說要靠第三類的「寬能隙半導體」發展，到底寬能隙半導體在紅什麼？我們一起來了解吧！

本文轉載自宜特小學堂〈第三類寬能隙半導體到底在紅什麼？〉，如果您對半導體產業新知有興趣，歡迎按下右邊的追蹤，就不會錯過宜特科技的最新文章！

什麼是能隙（Band Gap）？寬能隙又是「寬」在哪裡？

身為理組學生或是工程師，甚至是關心科技產業的一般人，對於「能隙」兩字一定不陌生，但你了解什麼是能隙嗎？

能隙基本上要用量子物理的理論來跟大家說明，「能帶（Band）」的劃分主要為低能帶區的「價電能帶」（Valence Band，簡稱 VB），與高能帶區「導電能帶」（Conduction Band，簡稱 CB）的兩種，在 VB 與 CB 之間即是一個所謂的能帶間隙（Band Gap，簡稱 BG），簡稱「能隙」。

金屬材料能夠導電，主要是因為電子都位於高能的（CB）區域內，電子可自由流動；而半導體材料在常溫下，主要電子是位於低能的（VB）區域內而無法流動，當受熱或是獲得足夠大於能隙（BG）的能量時，價電能帶內電子就可克服此能障躍遷至導電能帶，就形成了導電特性。

我們都知道功率等於電流與電壓加乘的正比關係，在高功率元件（Power device）的使用上如果半導體材料的能隙越寬，元件能承受的電壓、電流和溫度都會大幅提升。大眾所熟知的第一類半導體材料——矽（Si）能隙為 1.12 eV，具有成熟的技術與低成本優勢，廣泛應用於消費性電子產品；第二類半導體材料——砷化鎵（GaAs） 能隙為 1.43eV，相比第一類擁有高頻、抗輻射的特性，因此被廣泛應於在通訊領域。

為什麼需要用到第三類寬能隙半導體（Wide Band Gap，WBG）？

由於近年地球暖化與碳排放衍生的環保問題日益嚴重，世界各國都以節能減碳、綠色經濟為共同的首要發展方向，石化能源必須逐步減少並快速導入綠能節電的應用，因此不論是日常用品、交通運輸或軍事太空都逐步以高能效、低能耗為目標。

歐洲議會在 2023 年通過新法提高減碳目標，為 2030 年減碳 55% 的目標鋪路。國際能源署（IEA）也強建議各國企業在 2050 年前達到「淨零排放」，甚至有傳聞歐盟將通過燃油車禁售令，不論是考量環保或經濟，全球企業的綠色轉型勢在必行。因此在科技發展日新月異的同時，要兼顧大幅提升與改善現有的能源，已是大勢所趨。

目前半導體原料最大宗，是以第一類的矽（Si）晶圓的生產製造為主，但是以低能隙的半導體材料為基礎的產品，物理特性已到達極限，在溫度、頻率、功率皆無法突破，所以具備耐高溫高壓、高能效、低能耗的第三類寬能隙半導體（Wide Band Gap，WBG）就在此背景之下因應而生。

現在有哪些的寬能隙（WBG）材料?

那麼有哪些更佳的寬能隙材料呢？目前市場所談的第三類半導體是指碳化矽（SiC）和氮化鎵（GaN），第三類寬能隙半導體可以提升更高的操作電壓，產生更大的功率並降低能損，相較矽元件的體積也能大幅縮小。
Si 與 C 的化合物碳化矽（SiC）材料能隙可大於 3.0eV；Ga 與 N 或 O 的化合物氮化鎵（GaN）或氧化鎵（Ga₂O₃）能隙也分別高達 3.4eV 與 4.9eV，大家可能沒想到的是鑽石的能隙更高達 5.4eV。

氮化鎵（GaN）或氧化鎵（Ga₂O₃），雖然分別在 LED 照明或是紫外光的濾光光源，已經應用一段時間，但受限於這類半導體材料的特性，其實生產過程充滿了挑戰。例如：要製作 SiC 的單晶晶棒，相較 Si 晶棒的生產困難且時間緩慢很多，以及 GaN 與 Si 晶圓的晶格不匹配時，容易生成差排缺陷（Dislocation Defect）等問題必須克服，導致長久以來相關的製程開發困難及花費高昂，但第三類半導體市場潛力無窮，對於各國大廠來說仍是兵家必爭之地。

寬能隙半導體運用在那些產品上？

現在知名大廠如意法半導體、英飛凌、羅姆等，對寬能隙材料的實際運用均有相當大的突破，如氮化鎵（GaN）在以 Si 或 SiC 為基板的產品已陸續發表，而我們最常接觸到的產品，就是市售的快速充電器，採用的就是 GaN on Si 材料製作的高功率產品。

除了功率提升，因為溫度與熱效應可大幅降低，元件就可以大幅縮小，充電器體積也更加玲瓏小巧，除了已商品化的快充電源領域，第三類半導體在 AI、高效能運算、電動車等等領域的應用也是未來可期。

（延伸閱讀：泛科學—快充怎麼做到又小又快？ 半導體材料氮化鎵，突破工作頻率極限）

現行以矽基材料為主的高功率產品，多以絕緣閘雙極電晶體（IGBT）或金氧半場效電晶體（MOSFET）為主，下圖可以看到各種功率元件、模組與相關材料應用的範圍，傳統 IGBT 高功率模組大約能應用至一百千瓦（100Kw）以上，但速度卻無法提升至一百萬赫茲（1MHz）。而 GaN 材料雖然速度跟得上，但功率卻無法達到更高的一千瓦（1kW）以上，必須改用 SiC 的材料。

SiC 具有比 Si 更好的三倍導熱率，使得元件體積又可以更小，這些特性使它更適合應用在電動車領域。特斯拉的 model3 也從原先的 IGBT ，改成使用意法半導體生產的 SiC 功率元件，應用在其牽引逆變器（Traction inverter）、直流電交互轉換器與充電器（DC-to-DC converter & on-board charger），能夠提高電能使用效率與降低能損。

在未來更高的電力能源需求下，車載裝置除了基本要具備高功率，還需要極高速的充電能力來因應電力補充，車用充電樁、5G 通訊基地台、交通運輸工具、甚至衛星太空站等更大的電力能源需求，相關的電流傳輸轉換，電傳速度的要求以及降低能損，就必須邁向更有效率的寬能隙材料著重進行開發，超高功率的 SiC 元件模組需求亦會水漲船高。

寬能隙半導體在開發生產階段，需進行那些驗證分析？

根據宜特的觀察，晶圓代工廠與功率 IDM 廠商正持續努力研究與開發。不過，新半導體材料在開發初期，會有許多需要進行研發驗證的狀況，近年我們已協助多家寬能隙半導體（WBG）產業的開發與生產驗證。

比如磊晶製程相關的結構或缺陷分析，就可以藉由雙束聚焦離子束（Dual beam FIB）製備剖面樣品並進行尺寸量測或成分分析（EDS），亦可搭配穿透式電子顯微鏡（TEM）進行奈米級的缺陷觀察；擴散區域的分析可經由樣品研磨製備剖面後，進行掃描式電子顯微鏡（SEM）觀察以及掛載在原子力顯微鏡 （AFM） 上的偵測模組-掃描式電容顯微鏡（SCM）判別摻雜區域的型態與尺寸量測。

下圖為 SiC 的元件分析擴散區摻雜的型態，我們可以先用 SEM 觀察井區（Well）的分布位置，再經由 SCM 判斷上層分別有 N 與 P 型 Well 以及磊晶層（EPI） 為 N 型。

另外在摻雜元素及濃度的分析，則可透過二次離子質譜分析儀（SIMS）的技術，下圖 GaN on Si 的元件，先用雙束聚焦離子束（Dual beam FIB）進行剖面成份分析（EDS）判斷磊晶區域的主要成份之後，提供 SIMS 參考再進行摻雜元素 Mg 定量分析濃度的結果，作為電性調整的依據。

除了上述介紹 WBG 元件結構的解析之外，其它產品也都可以透過宜特實驗室專業材料分析及電性、物性故障分析來尋求解答，包括因應安全要求更高的產品可靠度測試與評估，藉由宜特可以提供更完整與全方位的驗證服務。

希望透過本文介紹，讓大家對第三類半導體有更進一步的了解，近期被稱為第四類半導體的氧化鎵（Ga₂O₃）也逐漸躍上檯面，它相較於第三類半導體碳化矽（SiC）與氮化鎵（GaN），基板製作更加容易，材料也能承受更高電壓的崩潰電壓與臨界電場，半導體材料的發展絕對是日新月異，也代表未來會有更多令人期待的新發現。

本文出自 www.istgroup.com。