0

2
4

文字

分享

0
2
4

第三類寬能隙半導體到底在紅什麼?

宜特科技_96
・2023/10/30 ・4512字 ・閱讀時間約 9 分鐘

寬能隙半導體晶片
圖/宜特科技

半導體產業崛起,我們常聽到「能隙」這個名詞,到底能隙是什麼?能隙越寬的材料又代表什麼意義呢?
近幾年 5G、電動車、AI 蓬勃發展,新聞常說要靠第三類的「寬能隙半導體」發展,到底寬能隙半導體在紅什麼?我們一起來了解吧!

本文轉載自宜特小學堂〈第三類寬能隙半導體到底在紅什麼?〉,如果您對半導體產業新知有興趣,歡迎按下右邊的追蹤,就不會錯過宜特科技的最新文章!

宜特科技 第三類寬能隙半導體到底在閎什麼 影片連結
點擊圖片收看影片版

什麼是能隙(Band Gap)?寬能隙又是「寬」在哪裡?

身為理組學生或是工程師,甚至是關心科技產業的一般人,對於「能隙」兩字一定不陌生,但你了解什麼是能隙嗎?

半導體能帶與能隙示意圖
半導體能帶與能隙示意圖。圖/宜特科技

能隙基本上要用量子物理的理論來跟大家說明,「能帶(Band)」的劃分主要為低能帶區的「價電能帶」(Valence Band,簡稱 VB),與高能帶區「導電能帶」(Conduction Band,簡稱 CB)的兩種,在 VB 與 CB 之間即是一個所謂的能帶間隙(Band Gap,簡稱 BG),簡稱「能隙」。

能帶因電子流動產生導電特性
能帶因電子流動產生導電特性。圖/宜特科技

金屬材料能夠導電,主要是因為電子都位於高能的(CB)區域內,電子可自由流動;而半導體材料在常溫下,主要電子是位於低能的(VB)區域內而無法流動,當受熱或是獲得足夠大於能隙(BG)的能量時,價電能帶內電子就可克服此能障躍遷至導電能帶,就形成了導電特性。

-----廣告,請繼續往下閱讀-----

我們都知道功率等於電流與電壓加乘的正比關係,在高功率元件(Power device)的使用上如果半導體材料的能隙越寬,元件能承受的電壓、電流和溫度都會大幅提升。大眾所熟知的第一類半導體材料——矽(Si)能隙為 1.12 eV,具有成熟的技術與低成本優勢,廣泛應用於消費性電子產品;第二類半導體材料——砷化鎵(GaAs) 能隙為 1.43eV,相比第一類擁有高頻、抗輻射的特性,因此被廣泛應於在通訊領域。

為什麼需要用到第三類寬能隙半導體(Wide Band Gap,WBG)?

由於近年地球暖化與碳排放衍生的環保問題日益嚴重,世界各國都以節能減碳、綠色經濟為共同的首要發展方向,石化能源必須逐步減少並快速導入綠能節電的應用,因此不論是日常用品、交通運輸或軍事太空都逐步以高能效、低能耗為目標。

歐洲議會在 2023 年通過新法提高減碳目標,為 2030 年減碳 55% 的目標鋪路。國際能源署(IEA)也強建議各國企業在 2050 年前達到「淨零排放」,甚至有傳聞歐盟將通過燃油車禁售令,不論是考量環保或經濟,全球企業的綠色轉型勢在必行。因此在科技發展日新月異的同時,要兼顧大幅提升與改善現有的能源,已是大勢所趨。

目前半導體原料最大宗,是以第一類的矽(Si)晶圓的生產製造為主,但是以低能隙的半導體材料為基礎的產品,物理特性已到達極限,在溫度、頻率、功率皆無法突破,所以具備耐高溫高壓、高能效、低能耗的第三類寬能隙半導體(Wide Band Gap,WBG)就在此背景之下因應而生。

-----廣告,請繼續往下閱讀-----

現在有哪些的寬能隙(WBG)材料?

那麼有哪些更佳的寬能隙材料呢?目前市場所談的第三類半導體是指碳化矽(SiC)和氮化鎵(GaN),第三類寬能隙半導體可以提升更高的操作電壓,產生更大的功率並降低能損,相較矽元件的體積也能大幅縮小。
Si 與 C 的化合物碳化矽(SiC)材料能隙可大於 3.0eV;Ga 與 N 或 O 的化合物氮化鎵(GaN)或氧化鎵(Ga2O3)能隙也分別高達 3.4eV 與 4.9eV,大家可能沒想到的是鑽石的能隙更高達 5.4eV。

特性Si 矽SiC(4H)
碳化矽
GaN
氮化鎵
Ga2O3(β)
氧化鎵
Diamond
鑽石
能隙(eV)1.13.33.44.95.4
遷移率
(cm2/Vs)
1400100012003002000
擊穿電場強度
(MV/cm)
0.32.53.3810
導熱率
(W/cmK)
1.54.91.30.1420
半導體材料的物性比較。圖/宜特科技

氮化鎵(GaN)或氧化鎵(Ga2O3),雖然分別在 LED 照明或是紫外光的濾光光源,已經應用一段時間,但受限於這類半導體材料的特性,其實生產過程充滿了挑戰。例如:要製作 SiC 的單晶晶棒,相較 Si 晶棒的生產困難且時間緩慢很多,以及 GaN 與 Si 晶圓的晶格不匹配時,容易生成差排缺陷(Dislocation Defect)等問題必須克服,導致長久以來相關的製程開發困難及花費高昂,但第三類半導體市場潛力無窮,對於各國大廠來說仍是兵家必爭之地。

寬能隙半導體運用在那些產品上?

現在知名大廠如意法半導體、英飛凌、羅姆等,對寬能隙材料的實際運用均有相當大的突破,如氮化鎵(GaN)在以 Si 或 SiC 為基板的產品已陸續發表,而我們最常接觸到的產品,就是市售的快速充電器,採用的就是 GaN on Si 材料製作的高功率產品。

除了功率提升,因為溫度與熱效應可大幅降低,元件就可以大幅縮小,充電器體積也更加玲瓏小巧,除了已商品化的快充電源領域,第三類半導體在 AI、高效能運算、電動車等等領域的應用也是未來可期。

-----廣告,請繼續往下閱讀-----

(延伸閱讀:泛科學—快充怎麼做到又小又快? 半導體材料氮化鎵,突破工作頻率極限)

現行以矽基材料為主的高功率產品,多以絕緣閘雙極電晶體(IGBT)或金氧半場效電晶體(MOSFET)為主,下圖可以看到各種功率元件、模組與相關材料應用的範圍,傳統 IGBT 高功率模組大約能應用至一百千瓦(100Kw)以上,但速度卻無法提升至一百萬赫茲(1MHz)。而 GaN 材料雖然速度跟得上,但功率卻無法達到更高的一千瓦(1kW)以上,必須改用 SiC 的材料。

功率元件與相關材料的應用範圍
功率元件與相關材料的應用範圍。圖/英飛凌

SiC 具有比 Si 更好的三倍導熱率,使得元件體積又可以更小,這些特性使它更適合應用在電動車領域。特斯拉的 model3 也從原先的 IGBT ,改成使用意法半導體生產的 SiC 功率元件,應用在其牽引逆變器(Traction inverter)、直流電交互轉換器與充電器(DC-to-DC converter & on-board charger),能夠提高電能使用效率與降低能損。

特斯拉充電樁
多家車廠加入特斯拉充電網路。圖/特斯拉

在未來更高的電力能源需求下,車載裝置除了基本要具備高功率,還需要極高速的充電能力來因應電力補充,車用充電樁、5G 通訊基地台、交通運輸工具、甚至衛星太空站等更大的電力能源需求,相關的電流傳輸轉換,電傳速度的要求以及降低能損,就必須邁向更有效率的寬能隙材料著重進行開發,超高功率的 SiC 元件模組需求亦會水漲船高。

-----廣告,請繼續往下閱讀-----

寬能隙半導體在開發生產階段,需進行那些驗證分析?

根據宜特的觀察,晶圓代工廠與功率 IDM 廠商正持續努力研究與開發。不過,新半導體材料在開發初期,會有許多需要進行研發驗證的狀況,近年我們已協助多家寬能隙半導體(WBG)產業的開發與生產驗證。

比如磊晶製程相關的結構或缺陷分析,就可以藉由雙束聚焦離子束(Dual beam FIB)製備剖面樣品並進行尺寸量測或成分分析(EDS),亦可搭配穿透式電子顯微鏡(TEM)進行奈米級的缺陷觀察;擴散區域的分析可經由樣品研磨製備剖面後,進行掃描式電子顯微鏡(SEM)觀察以及掛載在原子力顯微鏡 (AFM) 上的偵測模組-掃描式電容顯微鏡(SCM)判別摻雜區域的型態與尺寸量測。

下圖為 SiC 的元件分析擴散區摻雜的型態,我們可以先用 SEM 觀察井區(Well)的分布位置,再經由 SCM 判斷上層分別有 N 與 P 型 Well 以及磊晶層(EPI) 為 N 型。

SEM及SCM分析的量測圖
使用 SEM 剖面觀察 SiC 元件的結構,搭配 SCM 分析 N/P 型與擴散區的量測。圖/宜特科技

另外在摻雜元素及濃度的分析,則可透過二次離子質譜分析儀(SIMS)的技術,下圖 GaN on Si 的元件,先用雙束聚焦離子束(Dual beam FIB)進行剖面成份分析(EDS)判斷磊晶區域的主要成份之後,提供 SIMS 參考再進行摻雜元素 Mg 定量分析濃度的結果,作為電性調整的依據。

-----廣告,請繼續往下閱讀-----
使用 DB-FIB 觀察 GaN 元件的剖面結構與 EDS 成份分析,搭配 SIMS 分析摻雜濃度
使用 DB-FIB 觀察 GaN 元件的剖面結構與 EDS 成份分析,搭配 SIMS 分析摻雜濃度。圖/宜特科技

除了上述介紹 WBG 元件結構的解析之外,其它產品也都可以透過宜特實驗室專業材料分析及電性、物性故障分析來尋求解答,包括因應安全要求更高的產品可靠度測試與評估,藉由宜特可以提供更完整與全方位的驗證服務。

希望透過本文介紹,讓大家對第三類半導體有更進一步的了解,近期被稱為第四類半導體的氧化鎵(Ga2O3)也逐漸躍上檯面,它相較於第三類半導體碳化矽(SiC)與氮化鎵(GaN),基板製作更加容易,材料也能承受更高電壓的崩潰電壓與臨界電場,半導體材料的發展絕對是日新月異,也代表未來會有更多令人期待的新發現。

本文出自 www.istgroup.com。

-----廣告,請繼續往下閱讀-----
文章難易度
宜特科技_96
27 篇文章 ・ 6 位粉絲
我們了解你想要的不只是服務,而是一個更好的自己:) iST宜特自1994年起,以專業獨家技術,為電子產業的上中下游客戶, 提供故障分析、可靠度實驗、材料分析和訊號測試之第三方公正實驗室

0

0
0

文字

分享

0
0
0
不是不會髒,而是更難沾:耐污馬桶的表面科學
鳥苷三磷酸 (PanSci Promo)_96
・2026/09/22 ・3364字 ・閱讀時間約 7 分鐘

本文與 Panasonic 合作,泛科學撰文 

●以下科學研究內容作為知識分享,不直接與Panasonic A La Uno全自動洗淨馬桶產品功能連結

在做家務的痛苦排行榜上,「刷馬桶」絕對名列前茅。明明天天都在沖水,但過不了幾天,馬桶內壁邊角總會浮現黃黃的水垢、角落發黑的霉斑,甚至是那些刷掉又長出來的粉紅色污垢(黏質沙雷氏菌)。

許多市售衛浴設備常標榜「神奇抗污」或「永久不沾」,讓人誤以為安裝後便能永保潔淨。然而從材料科學的角度來看,世上並無能使污垢憑空消失的魔法。所謂「耐污」的實質機制,並非打造完全不沾染髒污的材質,而是調整表面的物理與化學屬性,使水垢和微生物難以強力附著。一旦降低了污垢與內壁之間的附著力,透過日常水流沖刷,便能輕易地將髒污帶走。

-----廣告,請繼續往下閱讀-----

為什麼污垢「黏不住」? 

要搞懂為什麼某些特殊表面能做到「耐污」,我們得先像偵探一樣,拆解馬桶裡的髒污究竟是怎麼「抓緊」材料表面的。馬桶內壁的污垢主要有兩大難纏的元兇:

  1. 水垢與礦物沉積*1:我們日常使用的自來水中含有鈣、鎂等金屬離子。當水滴在表面經歷反覆的濕潤與蒸發乾燥循環時,這些離子會逐漸結晶析出,變成硬度極高、緊緊「卡」在微觀縫隙裡的礦物質水垢。
  2. 生物膜與有機物*2:包含尿液中的無機鹽、油脂殘留,以及細菌入侵後分泌出像超強膠水一般的聚合物,所組成的黏滑防禦大本營。
關鍵不是沖水,而是「這些污垢如何抓住表面」

這兩大類污垢想要在材料上「落腳」,前提是它們必須能在表面找到足夠的附著點與黏合力。那麼,材料科學家是如何讓這些髒污「站不穩」的呢?答案就藏在「表面能(Surface Energy)」與「濕潤性(Wettability)」這兩個核心概念中。

當我們把水滴在某個表面上時,水滴會聚成一顆圓滾滾的水珠,還是迅速攤平開來?這取決於表面的特性:

  • 疏水路線(Hydrophobic)*1:具備低表面能的疏水表面,能顯著減少水分子或污染物與表面之間的極性作用力與氫鍵。水滴在這種表面上會因為表面張力而收縮成水珠,當水珠滾動滑落時,就能順便把表面的灰塵與礦物質顆粒帶走,這就是著名的「自清潔效應」。
  • 親水路線(Hydrophilic / Superhydrophilic)*2:相反地,極度親水的超親水表面則會強烈地吸引水分子,在材料最外層形成一層薄薄的「水化層(Hydration Layer)」。這層水化層就像是實體的液體盾牌,讓油污、蛋白質或細菌無法直接接觸到材料基底,只能漂浮在水膜上方。

如果要用攀岩來比喻:傳統粗糙的表面就像是有許多凹槽的攀岩牆,髒污就像攀岩者,需要找到落腳點並用力撐住才能攀附;而我們做的是抽掉把手點,或是在把手上塗上潤滑油,讓髒污找不到施力點,自然難以停留。

-----廣告,請繼續往下閱讀-----
材料科學的核心:想辦法讓污垢「抓不住」

不給細菌「握手」的機會

解決了水垢,下一個更棘手的對手是「細菌」。

馬桶內壁那些黑黑粉粉、摸起來滑滑的污垢,在微生物學中被稱為「生物膜(Biofilm)」。細菌並不是孤立生長的,當單顆細菌落在表面後,如果覺得環境舒適,它就會開始分泌胞外聚合物(EPS),這是一種天然的超強膠水。細菌們用這種膠水把自己與同伴緊緊黏在一起,並築起堅固的防禦堡壘,這時一般的沖水就很難把它們沖洗乾淨了。

根據《Nature Communications》與《Microsystems & Nanoengineering》的學術期刊研究指出,要阻止生物膜形成,除了化學上的抗菌,材料的「表面微幾何結構」扮演了至關重要的角色。

材料科學領域中有一個著名的「附著點理論(Attachment Point Theory)」:

-----廣告,請繼續往下閱讀-----
  1. 粗糙與微孔洞表面:如果材料表面存在許多微小的裂縫、氣孔或微米級凹洞,細菌(體積通常約 1 到 3 微米)就會興高采烈地鑽進這些小凹槽裡。這些凹槽不僅提供了極佳的機械咬合支點,還能幫細菌擋掉水流的沖刷。
  2. 極致平滑與微結構表面:相反地,如果材料表面做到極致平滑,完全沒有微米級的缺陷;或者反過來設計出尺寸遠小於細菌的奈米結構,細菌的足跡構造(如鞭毛或纖毛)就無法在表面找到穩固的「接觸附著點(Contact Points)」。

當細菌發現自己在這個表面上連「手都握不緊」、隨時會被水流吹走時,它就無法順利定殖並分泌膠水築巢。此外,現代衛浴結構在設計時,也越來越強調「一體成形」與「無接縫工藝」。消除接縫與死角,等於直接拔除了細菌與水垢最喜歡的避風港。

阻止細菌、生物膜找不到「落腳點」

當材料、結構與流體科技組隊聯防 

了解了材料化學與微觀幾何,我們就能勾勒出一座現代耐污馬桶的完整防禦體系:【材料層(低附著力)】+【結構層(無縫平滑)】+【動態流體層(泡沫與水流剪切力)】= 高效清潔!

以市面上備受矚目的 Panasonic A La Uno 全自動洗淨馬桶為例,就是將材料科學、結構工程與流體力學發揮到極致的典型代表:

1. 材料層:有機玻璃系新素材

A La Uno 全自動洗淨馬桶採新開發的「有機玻璃系新素材」(以壓克力高分子為基礎研發的衛浴專用材料,這類高分子成形技術亦被廣泛運用於大型水族館高壓觀景窗與飛機機艙罩)。這種材料表面具備極佳的疏水性與耐水垢特性,水滴不易長時間攤平停留;材質堅固、不易破裂,耐刮、不易造成細小傷痕。通過實驗測試,這種素材配合泡沫洗淨,在沖洗後能有效沖刷掉高達 99.99% 的大腸桿菌,從源頭阻斷細菌定殖。

-----廣告,請繼續往下閱讀-----

2. 結構層:無接縫工藝與三重防濺防護

在宏觀結構上,A La Uno 全自動洗淨馬桶採用無水箱沖水與便器、溫水洗淨便座一體成型設計,減少傳統水箱與座體之間的結構層次及接縫,並搭配可動迴轉式排水系統完成沖洗。更貼心的是其「三重防護」設計:

  • 泡沫防護:在水面上製造一層充沛的泡沫緩衝層,有效抑制男性站立小便時的尿液與污水飛濺;
  • 外圍防護:馬桶邊界特別設計了高約 3mm 的水檔,防止液體延著外壁滴落至地板;
  • 測漏防護:便座與馬桶本體採用不外露的防護設計,避免液體從縫隙飛濺滲漏。
Panasonic A La Uno 全自動洗淨馬桶

3. 動態流體層:雙效泡沫洗淨、漩渦水流與 nanoe™ X

當污垢降落在馬桶內壁時,A La Uno全自動洗淨馬桶 的動態流體科技便接手進行徹底打掃。其「雙效泡沫洗淨」會先釋放直徑約 5mm 的「毫米泡沫」包裹並帶走大塊髒污,再透過直徑約 60微米的「微米泡沫」深入微觀縫隙,徹底溶解殘餘的油脂與細微污垢。接著,配合高度清潔力的「漩渦型強力水流」,利用旋轉產生的流體剪切力,一口氣將附著力已被削弱的污垢剝離並沖走。此外,Panasonic A La Uno 全自動洗淨馬桶還搭襯了 nanoe™ X 健康科技,釋放氫氧離子有效抑制異味與髒污,維持空氣與內壁的良好衛生狀態。

科技讓生活變輕鬆,但物理法則依然誠實

從材料化學的低表面能設計,到微觀幾何的附著點控制,再到流體力學的水流沖刷,一座現代抗污馬桶的演進,縮影了人類如何運用基礎科學來解決日常生活痛點的智慧。

我們習慣將衛生清潔想像成一場與細菌髒污的硬碰硬死鬥。然而,A La Uno全自動洗淨馬桶 等現代衛浴技術的突破,展示了材料科學的另一種聰明思維:不靠強酸強鹼硬打,而是透過物理與化學邏輯,將「污垢固著」的機率降到最低。

-----廣告,請繼續往下閱讀-----

當材料科學與現代衛浴技術結合,刷馬桶不再是一件令人頭痛的辛苦瑣事。透過這些前沿科技的加持,我們得以從繁重的家務勞動中解放,享受更加乾淨、舒適且有品質的日常生活。

*1 參考論文:A metallic anti-biofouling surface with a hierarchical topography containing nanostructures on curved micro-riblets

*2 參考論文:Brushing up functional materials

-----廣告,請繼續往下閱讀-----
文章難易度

討論功能關閉中。

鳥苷三磷酸 (PanSci Promo)_96
251 篇文章 ・ 321 位粉絲
充滿能量的泛科學品牌合作帳號!相關行銷合作請洽:contact@pansci.asia

0

1
0

文字

分享

0
1
0
AI 伺服器晶片大又貴,萬一焊接失敗還有救嗎?
宜特科技_96
・2026/09/18 ・3984字 ・閱讀時間約 8 分鐘

本文轉載自宜特小學堂〈CoWoS, EMIB, SoIC等先進封裝如何精準貼裝且順利重焊(Rework)?〉,如果您對半導體產業新知有興趣,歡迎按下右邊的追蹤,就不會錯過宜特科技的最新文章!

隨著 ChatGPT、生成式 AI 與大語言模型(LLM)的爆發,輝達(NVIDIA)的 Blackwell(如 B200)、Ultra系列,以及 AMD、英特爾(Intel)的高階伺服器晶片,都高度依賴 2.5D / 3D 異質整合先進封裝技術。

為了追求運算極限,晶片不再只是單一矽晶圓,而是 CPU、GPU 和好幾顆 HBM(高頻寬記憶體)用先進封裝「拼貼」在一起。這導致整個封裝完的晶片尺寸變得奇大無比,隨便就突破 90 X90 mm的尺寸,這在以前的消費性電子,例如手機晶片頂多 15 X15 mm,是難以想像的大小。

-----廣告,請繼續往下閱讀-----

一顆高階 AI 晶片的報價動輒幾萬美金,如果在最後打上印刷電路板(PCBA)時,才因為焊接不良(如冷焊、橋接)導致測試失敗,若要整顆報廢,所費不貲。這時,就是「返修系統」上場的時候!如何完美地拆下這顆昂貴的晶片、清理乾淨電路板,再精確地焊回去,是極高難度的維修門檻。

面對晶片巨大化的硬體挑戰,業界普遍遵循的 IPC-9701 規範(焊接性能與可靠度實驗標準)也更加嚴格。從組裝到 Rework(重工)都是重要環節;所謂 Rework,就是將已組裝的元件拆下、修復或更換後再重新組裝,尤其適用於高價值元件的修復與再利用,也是確保 AI 伺服器在高溫、高負載環境下維持可靠度的關鍵。

本文將探討在 AI 算力大爆發的時代下,如何提供一套能跨越物理限制、確保高良率與高可靠度的「大尺寸晶片貼裝與自動返修關鍵解決方案」,協助AI供應鏈上下游克服硬體演進的最後一哩路。

一、AI伺服器晶片巨大化帶來的製程痛點

近期業界最常面臨的痛點是:「現在的大尺寸晶片可能達到 150x150mm,能用什麼工具貼裝?晶片重工維修時又該如何確保品質?」

-----廣告,請繼續往下閱讀-----

(一) 現有設備的尺寸限制:

現行普遍的貼片設備(Pick and Place, P&P)受到物理限制,最大僅能支持邊長約 90×90 mm 的元件,面對現今尺寸動輒超過 90×90 mm 的巨型晶片,已完全無法滿足對位與貼裝的需求。

(二) 手工返修帶來的重工風險:

當大尺寸晶片需要進行重工(Rework)或維修時,若使用傳統人工或非專用設備加熱,容易導致以下缺陷:

1. PCB剝離(Peeling):因加熱不均勻或過熱,導致印刷電路板層壓結構受損。

2. 零件燒焦與冷焊(Cold Solder):溫控不精準導致元件表面燒焦,或是錫膏未完全熔化而形成冷焊,嚴重影響焊接品質。

由左至右是傳統人工除錫製程中,易因溫控不準確,導致爆版、燒焦或冷焊(焊接不良)。圖/宜特科技

3. 焊墊缺陷:傳統人工除錫製程中,容易因物理接觸刮傷或拉扯,造成電路板焊墊(Pad)損壞。

傳統手工除錫常見的缺陷:左圖造成BGA焊墊損傷,右圖為人工除錫後高度不均的現象。圖/宜特科技

二、解密「晶片手術」:高階返修與自動除錫技術

從上面的案例可以了解,在面對大型 AI 晶片的貼裝與返修,真正的挑戰不只是「拆下來再焊回去」,而是如何在不傷害晶片與電路板的前提下,精準完成拆除、除錫、對位與重焊。要完成這場高難度的晶片手術,尺寸、精度、溫控與除錫,每個環節都是關鍵。


因此,專為大型晶片開發的「高精度返修系統解決方案」誕生了!透過精準的溫控技術與光學對準功能,確保BGA元件的可靠拆裝與高效返修,避免因焊接不良導致的損毀。

(一)超大尺寸晶片的也能拆裝:

現行普遍的貼片設備(Pick and Place, P&P)受到物理限制,最大僅能支持邊長約 90×90 mm 的元件,面對現今尺寸動輒超過 90×90 mm 的巨型晶片,已完全無法滿足對位與貼裝的需求。

-----廣告,請繼續往下閱讀-----

(二)高精度光學對位控制更精準:

晶片拆下後,要重新對準電路板上的焊點並不容易。透過高解析彩色相機與光學影像重疊技術,可微調 Theta 角與 X/Y 軸,將對位精度控制在 ±25 μm 以內,降低貼裝偏移的風險。

(三) 複合溫控提升受熱均勻度:

大型晶片若局部溫差過大,可能造成基板翹曲甚至損傷,採用大功率紅外線(IR)結合熱風循環複合加熱,並配備即時監控系統,確保大面積基板受熱均勻,避免板材翹曲或損傷。

結合大功率底座紅外線(Dynamic IR)與頂部熱風循環(Hot Air)的精密加熱架構示意。圖/Kurtz ersa,宜特科技重製

(四) 不傷板清理殘留焊錫:

晶片移除後,電路板上仍會留下殘錫,傳統人工除錫可能增加焊墊受損的風險。自動吸錫技術則能以完全不接觸 PCBA 的方式,自動把殘錫吸取乾淨,徹底杜絕手工除錫帶來的焊墊損壞缺陷 。

三、實際案例分享

宜特經常收到客戶緊急送修、搭載大型 AI晶片的高價伺服器主機板。為了兼顧「高精準貼裝」與「無損維修」,以下是我們將核心技術應用在真實案例的分享。

-----廣告,請繼續往下閱讀-----

案例一:大尺寸晶片(> 90 X 90 mm)光學對位貼裝

客戶研發出一款全新的超大尺寸AI晶片,常規SMT(表面黏著)產線根本無法精準貼裝,也會擔心焊接過程溫度不均,導致高價晶片損壞,而以下是我們針對大型晶片的貼裝流程建議。

大尺寸晶片(> 90mm x 90mm)貼裝流程。圖/宜特科技

1. 精密光學重疊對位(Optical Superposition):
在實機對位時,系統配置了5 MP GigE高解析彩色相機,利用光學影像重疊技術,將晶片接腳(下圖的橘點)與電路板焊墊(下圖中的綠方塊)的影像同時呈現在螢幕上。
工程師就能非常直覺地在畫面上進行Theta角度微調(旋轉修正與 X-Y 軸向微對齊,將貼裝精度控制在極精準的±25 μm以內。當對位完成,真空吸嘴便會自動放開,安全地將元件放到極其精準的座標上。

高精度光學影像重疊(Optical Superposition)對位原理,是系統利用分光鏡(Beam Splitter)與雙LED光源,同時捕捉上方晶片接腳(橘點)與下方電路板焊墊(綠方塊)的影像,將兩者即時重疊於螢幕中,協助工程師進行極其直覺且精準的對位微調。圖/Kurtz ersa,宜特科技重製
IC對位微調補償機制(Alignment Correction)。系統在影像重疊後進行兩階段修正:1. Theta軸向調整(Theta adjustment),旋轉校正晶片角度偏差;2. X-Y 軸向調整(X-Y adjustment),進行前後左右的水平線性對齊,確保晶片錫球與PCB焊墊達到精密接合。圖/Kurtz ersa,宜特科技重製

2. 即時溫控多點監控(Real-time Profile):
在焊接階段,系統採用大功率紅外線(IR)與熱風循環複合加熱。我們在電路板上拉出多達7個位置的溫度感測線(熱電偶),在螢幕上即時繪製動態溫度Profile曲線。此技術能確保這顆超大晶片的每一處受熱都完美均勻,徹底杜絕了傳統加熱不良導致的翹曲(Warpage)、零件損壞或焊接問題。

實機運作時,透過多達7組熱電偶拉線進行的Real-time Profile即時溫度曲線監控,確保巨型基板受熱完全均勻、避免板翹。圖/Kurtz ersa

案例二:高價大尺寸 BGA 元件無損重工返修(Rework)

當客戶測試完的 AI 伺服器主機板上的大尺寸晶片,因焊接不良需要更換。此時最擔心的是拆下舊晶片後,人工清理電路板殘錫可能會刮傷、扯斷脆弱的焊墊(Pad),導致整片百萬級主機板報廢。
針對此案例,我們以自動無接觸的除錫手法解除了人工除錫可能刮傷焊墊的問題,將焊墊損傷機率降為零,讓後續重新貼裝(Remount)的新晶片能夠再次擁有完美的焊接基底。

-----廣告,請繼續往下閱讀-----
晶片重工返修流程。圖/宜特科技

四、自動無接觸除錫技術(Auto Scavenger):

當系統自動將舊晶片安全解焊並移除後,電路板上留下了參差不齊的殘錫。此時,「Auto Scavenger 自動吸錫模組」立即啟動。這是一個完全獨立的智慧模組,不需要操作人員費時設定。吸嘴會自動下降至板材上方,在「完全不與PCBA發生物理接觸」的前提下,自動、快速地將殘留焊料吸取乾淨。

(從左到右)顯示了從開始拆拔BGA到焊料吸取,再到完全去除殘留焊料的過程。圖/宜特科技

隨著 2.5D/3D 先進封裝技術發展,AI 晶片越做越大、成本也越來越高,一旦焊接出問題,直接報廢的代價可不小。如何在不傷害晶片與電路板的情況下完成返修,並確保後續使用的穩定與可靠,也成為 AI 晶片製程中越來越重要的一環。

本文出自 www.istgroup.com

-----廣告,請繼續往下閱讀-----

討論功能關閉中。

宜特科技_96
27 篇文章 ・ 6 位粉絲
我們了解你想要的不只是服務,而是一個更好的自己:) iST宜特自1994年起,以專業獨家技術,為電子產業的上中下游客戶, 提供故障分析、可靠度實驗、材料分析和訊號測試之第三方公正實驗室

0

0
0

文字

分享

0
0
0
矽光子量產在即,但20年的老規範還能測CPO嗎?
宜特科技_96
・2026/07/01 ・3467字 ・閱讀時間約 7 分鐘

本文轉載自宜特小學堂〈矽光子可靠度驗證該依循哪個規範?當老規範GR-468遇上新科技,系統如何順利Bring-up?〉,如果您對半導體產業新知有興趣,歡迎按下右邊的追蹤,就不會錯過宜特科技的最新文章!

台積電在 2026 年技術論壇中明確指出,隨著製程邁入 2 奈米奈米片(Nanosheet)時代,AI 算力的延續必須仰賴《晶片版三層蛋糕論》,涵蓋運算、異質整合與 3D IC,以及最關鍵的「光子(Photonics)」。誠如台積電高層所言:「談到運算能力,電子無可匹敵;但談到訊號傳輸,光子則更勝一籌 。」

未來資料中心的傳輸勢必由電子轉向光學,而台積電的矽光子先進封裝平台 COUPE(緊湊型通用光子引擎,Compact Universal Photonic Engine) 也已搭載到基板上,並宣告今年將進入量產階段。NVIDIA、Intel、Broadcom 等大廠也爭相搶進 CPO(Co-Packaged Optics,共同封裝光學)賽道。

-----廣告,請繼續往下閱讀-----

然而,當光電元件從「獨立模組」轉向「高度整合」的晶片封裝時,可靠度驗證的複雜度已不可同日而語。

面對工程師最常問的:「那規範在哪裡?」


實務上,目前業界針對 CPO 或矽光子產品還沒有單一且完全專屬的標準,最權威的依據仍是經典的 Telcordia GR-468。但在高度整合的趨勢下,這套傳統驗證邏輯正迎來前所未有的挑戰。

之前我們已從矽光子元件組成與決定效能的關鍵(閱讀更多:「光」革新突破半導體極限 矽光子晶片即將上陣),進而分享對應的解決方案(閱讀更多:矽光子開發遇到什麼瓶頸?),以及如何突破矽光子量產的核心難關(閱讀更多:矽光子CPO量產見曙光!從「漏電」到「漏光」如何迎刃而解?)。

-----廣告,請繼續往下閱讀-----

亦針對光子積體電路(PIC)的五大關鍵部件,詳細剖析其常見故障模式(閱讀更多:為什麼 AI 晶片需要「光」?拯救超貴晶片的「矽光子眼科醫生」大解密!)。
本文將從光通訊規範 Telcordia GR-468 的角度,分享如何終端系統應用,回推到模組、元件與製程層級,矽光子系統如何順利 Bring-Up(啟動調試)與量產導入。

一、Telcordia GR-468 究竟是什麼規範?還堪用嗎?

電信級 Telcordia GR-468 是由通訊權威機構 Telcordia Technologies (前身為為美國貝爾通訊研究公司 Bellcore)於 2004 年釋出的核心規範(GR-468-CORE)。儘管它問世已久,但其嚴謹的測試架構,至今仍是全球矽光子元件進入 AI 伺服器供應鏈時,最被系統客戶採用的可靠度驗證依據。

Telcordia GR-468 這項規範的核心價值在於其「跨領域的覆蓋力」。

(一) 涵蓋完整光電鏈:包含雷射二極體(Laser Diode,簡稱 LD)、光電二極體(Photodiode,簡稱 PD)、電吸收調變器(Electro-Absorption Modulator,簡稱 EA Modulator)和 LED 等相關光電元件。

-----廣告,請繼續往下閱讀-----

(二) 封裝層級延伸:GR-468 依「組裝完成度」將待測物分為多個封裝層級(Assembly Level),測試對象可從晶圓到單一晶片,延伸至次模組,仍至整顆光模組,從不同層級對應不同測試條件與驗證深度。

GR-468規範示意圖,從晶圓到最終整合模組的完整生命週期,可分為五個驗證階梯。
GR-468規範示意圖,從晶圓到最終整合模組的完整生命週期,可分為五個驗證階梯。圖/宜特科技AI輔助生成製作。

(三) 環境模擬:GR-468 規範嚴格區分機房溫控環境(Central Office,簡稱 CO)與戶外無空調環境(Uncontrolled Environment,簡稱 UNC),不同環境對應不同溫度範圍與應力條件,讓驗證條件貼近真實系統場景,這正是系統端最在意、也最容易在早期被低估的風險來源。


例如,應用於資料中心機房的設備,長期處於溫控環境,溫度與濕度波動小,應力條件相對溫和,驗證重點在於長時間的穩定運作。而隨著 AI 應用場域的擴張,例如:馬斯克計畫將 AI 運算中心送入外太空,若設備處於戶外或無空調環境(Uncontrolled Environment, UNC),將面臨劇烈的溫度波動、濕熱與高環境應力,極端溫差將嚴苛考驗封裝材質與光學對位的穩定度。

(四) 定性與定量並重:Telcordia GR-468 除了可藉由「定性測試(Qualitative Tests)」判別是否符合規範(Pass 或 Fail)、是否可量產導入,亦可透過「定量測試(Quantitative Tests/ Aging Tests)」進行壽命推估(EOL)、可靠度模型建立與系統設計優化。

-----廣告,請繼續往下閱讀-----
GR-468 兼顧定性和定量測試,不只可判別是否可量產導入,亦可推估出系統壽命。
GR-468 兼顧定性和定量測試,不只可判別是否可量產導入,亦可推估出系統壽命。圖/宜特科技AI輔助生成製作。

以上這些 Telcordia GR-468 的設計,讓可靠度驗證能隨產品成熟度逐步展開,非常符合矽光子系統 Bring-Up 與量產導入節奏。

二、為什麼矽光子元件跑完規範,系統還是掛了?

看來 GR-468 規範仍然寶刀未老,但為何在實際應用中,許多跑完規範的矽光子系統仍無法順利運作呢?
宜特觀察發現,即便產品通過了 GR-468 規範中的環境應力測試,開發者在系統 Bring-up 或長期運作時,依然會頻繁遭遇莫名的訊號衰減。

這是因為在 CPO 架構下,光、電、熱、機械四者間的交互影響極其複雜。傳統「通過/不通過(Pass/Fail)」的判定邏輯,已不足以偵測高度整合後產生的深層失效模式。

以下是矽光子走向系統整合時,最令工程師頭痛的兩大硬傷:

-----廣告,請繼續往下閱讀-----

(一) 熱力學矛盾與 ELS(外置光源)的妥協:

負責核心運算的 GPU(圖形處理器)屬於高功耗熱源,運作溫度動輒攀升至 100°C,這與對熱極度敏感、工作溫度需壓制在 70°C 以下的光傳輸元件(雷射光源)產生了嚴重的熱力學矛盾。雷射光源受熱會導致啟動閾值電流指數型增加、波長變長(紅移),並加速元件內部缺陷擴散而縮短壽命。

為了化解這項矛盾,業界傾向 ELS(External Laser Source,外置光源),將雷射光源像電池一樣外掛。但這衍生了以下風險 :

1. 高功率運作的老化(Aging under High Power):

ELS 需供應極高光功率給多個矽光引擎,雷射在極高驅動電流下運作,內部的晶格缺陷會隨時間與高溫擴大,形成「暗線缺陷(Dark Line Defects)」,導致發光效率劇降。

-----廣告,請繼續往下閱讀-----

宜特建議可執行HTOL(高溫操作老化測試)。在 85°C 或更高溫下持續通電數千小時,觀察光功率衰退曲線,以推算出產品是否能支撐 10 年以上的系統壽命。

2. 連接介面的脆弱性:

ELS 增加了連接介面,保偏光纖(PM Fiber)的過度凹折,或是接頭沾染微塵、插拔產生機械微裂痕,都會導致插入損耗(IL)升高,成為系統潛在的故障點。

(二) 異質整合的「應力」拉扯(CTE Mismatch,熱膨脹係數失配):

矽光子晶片內含矽、三五族化合物、玻璃光纖與金屬,這些材料受熱後的膨脹程度(CTE)差異極大。例如矽晶片(2.6)與 PCB 板(15)甚至 UV 光學膠(50~100)之間巨大的應力差,在發熱時會產生劇烈拉扯:

-----廣告,請繼續往下閱讀-----

1. 次微米級的對位挑戰:

光纖陣列(FA)與矽光晶片耦合時,對位精度要求在次微米級。一旦受熱產生Warpage(翹曲)或應力拉扯,輕則光路偏移,重則導致結構 Delamination(剝離)。
宜特建議可透過 TC(溫度循環測試)。在 -40°C 到 +85°C 之間劇烈變換,確認光學膠是否裂開,並嚴格監控 IL(插入損耗)是否超標,而非僅看元件是否能通電。

2. 膠材劣化與水氣滲透:

高溫高濕環境會導致固定用的 UV Epoxy(光學膠)發生老化、膨脹或潛變,直接造成訊號損失。
宜特建議可執行 THB(溫濕度偏壓測試,即85/85測試)。在 85°C/85% RH 環境下施加電壓 1000 小時以上,確保膠材在極端環境下的結構強韌度。

隨著矽光子與 CPO 架構的快速發展,可靠度驗證不該只是為了拿一張合格證書,而是要支撐系統長期的穩定運作。


目前的 Telcordia GR-468 規範環境要求, 主要分成機房溫控環境(簡稱 CO)與戶外無空調環境(簡稱 UNC),但在光通訊業者對故障經驗實務累積下, 以及未來更嚴苛的 AI 運算環境(例如太空軌道資料中心)需求下,現有標準已漸顯不足,IPEC 協會 2025 年可靠度執行協議針對光模組納入抗硫化、鹽霧、落塵等更嚴苛的環境測試,以滿足對可靠度的極致要求,相關供應鏈必須及早做好準備。

本文出自 www.istgroup.com

-----廣告,請繼續往下閱讀-----

討論功能關閉中。

宜特科技_96
27 篇文章 ・ 6 位粉絲
我們了解你想要的不只是服務,而是一個更好的自己:) iST宜特自1994年起,以專業獨家技術,為電子產業的上中下游客戶, 提供故障分析、可靠度實驗、材料分析和訊號測試之第三方公正實驗室
繁 简