目前半導體原料最大宗,是以第一類的矽(Si)晶圓的生產製造為主,但是以低能隙的半導體材料為基礎的產品,物理特性已到達極限,在溫度、頻率、功率皆無法突破,所以具備耐高溫高壓、高能效、低能耗的第三類寬能隙半導體(Wide Band Gap,WBG)就在此背景之下因應而生。
-----廣告,請繼續往下閱讀-----
現在有哪些的寬能隙(WBG)材料?
那麼有哪些更佳的寬能隙材料呢?目前市場所談的第三類半導體是指碳化矽(SiC)和氮化鎵(GaN),第三類寬能隙半導體可以提升更高的操作電壓,產生更大的功率並降低能損,相較矽元件的體積也能大幅縮小。 Si 與 C 的化合物碳化矽(SiC)材料能隙可大於 3.0eV;Ga 與 N 或 O 的化合物氮化鎵(GaN)或氧化鎵(Ga2O3)能隙也分別高達 3.4eV 與 4.9eV,大家可能沒想到的是鑽石的能隙更高達 5.4eV。
氮化鎵(GaN)或氧化鎵(Ga2O3),雖然分別在 LED 照明或是紫外光的濾光光源,已經應用一段時間,但受限於這類半導體材料的特性,其實生產過程充滿了挑戰。例如:要製作 SiC 的單晶晶棒,相較 Si 晶棒的生產困難且時間緩慢很多,以及 GaN 與 Si 晶圓的晶格不匹配時,容易生成差排缺陷(Dislocation Defect)等問題必須克服,導致長久以來相關的製程開發困難及花費高昂,但第三類半導體市場潛力無窮,對於各國大廠來說仍是兵家必爭之地。
寬能隙半導體運用在那些產品上?
現在知名大廠如意法半導體、英飛凌、羅姆等,對寬能隙材料的實際運用均有相當大的突破,如氮化鎵(GaN)在以 Si 或 SiC 為基板的產品已陸續發表,而我們最常接觸到的產品,就是市售的快速充電器,採用的就是 GaN on Si 材料製作的高功率產品。
現行以矽基材料為主的高功率產品,多以絕緣閘雙極電晶體(IGBT)或金氧半場效電晶體(MOSFET)為主,下圖可以看到各種功率元件、模組與相關材料應用的範圍,傳統 IGBT 高功率模組大約能應用至一百千瓦(100Kw)以上,但速度卻無法提升至一百萬赫茲(1MHz)。而 GaN 材料雖然速度跟得上,但功率卻無法達到更高的一千瓦(1kW)以上,必須改用 SiC 的材料。
SiC 具有比 Si 更好的三倍導熱率,使得元件體積又可以更小,這些特性使它更適合應用在電動車領域。特斯拉的 model3 也從原先的 IGBT ,改成使用意法半導體生產的 SiC 功率元件,應用在其牽引逆變器(Traction inverter)、直流電交互轉換器與充電器(DC-to-DC converter & on-board charger),能夠提高電能使用效率與降低能損。
在未來更高的電力能源需求下,車載裝置除了基本要具備高功率,還需要極高速的充電能力來因應電力補充,車用充電樁、5G 通訊基地台、交通運輸工具、甚至衛星太空站等更大的電力能源需求,相關的電流傳輸轉換,電傳速度的要求以及降低能損,就必須邁向更有效率的寬能隙材料著重進行開發,超高功率的 SiC 元件模組需求亦會水漲船高。
今年蘋果 WWDC 大會上發表的 Vision Pro,在市場上引起軒然大波。除此之外,蘋果新推出的 Mac Pro、Mac Studio 也都十分吸睛,他們的共同特點,就是我都買不起。他們的共同的特點,就是裏頭都搭載了 M 系列晶片。從 M2、M2 Max 到 M2 Ultra,除了強大的效能,其輕巧的設計,也讓這些裝置保持輕量。Vision Pro 的重量也可以維持維持在500g,不影響穿戴體驗。要在如此小的晶片中發揮跟電腦一樣效能,除了我們介紹過的 DUV 與 EUV 微縮顯影,一路從 7 奈米、5 奈米、3 奈米向下追尋外。在 M 系列這種系統晶片中,「先進封裝」技術,其實扮演更重要的角色,但到底「封裝」是什麼?它如何幫助 M2 達到高效能、小體積的成果?
答案也並不難,既然在平面空間放不下更多電晶體了,那麼就把他們疊起來吧!如此一來,相同面積上的電晶體數量也等效的增加了。這就像是在城市裡,因為人口稠密而土地面積有限,因而公寓大廈林立,房子一棟蓋得比一棟高一樣。像這樣子不是以微縮電晶體,而是透過系統整合的方式,層層堆疊半導體電路以提升晶片效能的方法,屬於「超越摩爾定律(More than Moore)」,而其技術關鍵,就在於「封裝」。
要做出 Chiplet,在傳統的封裝方式中,會將初步封裝過的數個晶片再次進行整合,形成一個功能更完整的模組,稱為系統級封裝 Sip(system in package);另一個方法則是將數個裸晶透過單一載板相互連接完成封裝,這樣的作法叫做系統單晶片system on a chip (SoC),然而以這兩種方式製作需佔用較大的面積,更會因為晶片、裸晶間的金屬連線過長,造成資料傳輸延遲,不能達到高階晶片客戶如輝達、超微、蘋果等公司的需求。
先進封裝最大的優勢,就是大幅縮短了不同裸晶間的金屬連導線距離,因此傳輸速度大為提升,也減少了傳輸過程中的功率損耗。舉例來說(下圖),傳統的 2D SoC,若是 A 電路要與 C 電路傳輸資料,則必須跨越整個系統的對角線距離;然而使用三維堆疊則能夠將 C 晶片放置於 A 晶片的上方,透過矽穿孔(through silicon via, TSV)技術貫穿減薄後的矽基板,以超高密度的垂直連導線連接兩個電路,兩者的距離從此由天涯變咫尺。
另一方面,三維堆疊也減少了面積的消耗,對於體積的增加則並不明顯,因此我們能夠期待,手機、平板、或是 Vision Pro 等頭顯未來除了功能更多以外,還會變得更加輕巧。
散熱問題在先進封裝中,目前還未完全解決,但可以透過熱學模擬、使用高熱導係數材料、或設計導熱結構等方式,做出最佳化的散熱設計。建立良率測試流程也非常重要,試想,如果在堆疊前沒有做好已知合格裸晶測試(known good die testing),因而誤將合格的 A 晶片與失效的 B 晶片接合,那麼不只是做出來的 3D IC 只能拿來當裝飾品,還白白損失了前面製程所花費的人力、物力及金錢!