Original publish date:Apr 30, 2003
編輯 Agape 報導
碳奈米管被嘗試用來作為元件中的接線﹐可望解決積體電路微小化的技術問題。
當個人電腦的運算速度不斷推陳出新時﹐代表著其中積體電路的密度也隨著增加﹐也就是單位面積上所要容納的元件數目越來越多。在製造的技術上﹐也相對地產生了許多新的問題。其中之一﹐便是如何解決接線的問題。以動態隨機存取記憶體(DRAM) 為例﹐現今各電晶體之間的接線﹐自1998年起便採用銅作為接線的材料﹐並且可達130nm的線寬。但是由於元件密度的增加﹐不僅在最小線寬上需要縮減﹐銅本身也會因高電流密度造成電子遷移(electromigration) ﹐與隨尺寸縮小而增加的電子散射(來自銅線表面與晶體本身) 造成電阻昇高。
任職於NASA Ames研究中心的Jun Li與其研究小組﹐便利用現今熱門的碳奈米管﹐嘗試解決這個問題。他們的實驗(見附圖)﹐是首先在(100) 的矽晶圓表面鍍上一層500nm的二氧化矽與200nm的鉻線﹐接著在其上鍍上20nm的鎳作為成長碳奈米管的觸媒。這一層鎳是用離子束濺鍍(ion beam sputtering) ﹐在所要製造接線的地方鍍在晶圓上。然後用電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition, PECVD), 在這層鎳上長出低密度的多壁碳奈米管(multiwalled carbon nanotubes, MWNT) 。如此合成的碳奈米管﹐均是與晶圓表面垂直﹐如同稻米成長一般。接下來﹐再以CVD的方式在整個晶圓表面﹐填上一層二氧化矽。最後利用化學機械拋光(chemical mechanical polishing, CMP) ﹐將多餘的二氧化矽除去﹐使碳奈米管的頂端剛好露出二氧化矽層﹐以作為接線之用。
利用這個技術﹐Li等人可以合成最小直徑為100nm的奈米管群。利用電流感測原子力顯微鏡(current sensing AFM) ﹐他們發現這些碳奈米管的平均電阻為2000歐姆﹐遠比單一奈米管的30萬歐姆要低。更進一步地﹐他們發現在直徑25um﹑含約60枝碳奈米管的區域﹐其電流-電壓曲線﹐呈現線性電阻的特性﹐且其電阻約為5200歐姆。此外﹐在他們的實驗中﹐元件中反覆地通過的高密度電流(10^6 A/cm2) ﹐絲毫沒有影響元件的功能。Li等人表示﹐利用攙入碘或溴﹐還可以繼續提供碳奈米管的導電性。
由於實驗中所使用的相關技術﹐均可與現今的積體電路製程整合﹐Li等人期望在未來的高密度IC開發中﹐他們的實驗成果可以提供一個新的方向。
<附圖﹕碳奈米管合成流程圖>
http://ojps.aip.org/journals/doc/APPLAB-ft/vol_82/iss_15/2491_1-F1.jpg ” border=”0″>
原始論文:
Nature Science Update: Nanotubes grown to wire chips
Bottom-up approach for carbon nanotube interconnects, J. Li, et al., Applied Physics Letters, 82, 2491 (2003)
參考來源:
- Nature Science Update: Nanotubes grown to wire chips
- Applied Physics Letters: Bottom-up approach for carbon nanotube interconnects
本文版權聲明與轉載授權資訊:
- 本文採用書面授權轉載模式,詳細著作權聲明與轉載規定請見 http://sciscape.org/copyright.php。