迪拉克錐現「聲」塑膠材料

本文由 高柏科技 合作，泛科學撰文

林唯耕剛回台灣任教時，曾在清華大學的實驗室裡用一立方公分的「氨」做實驗。沒想到氨氣意外洩漏，那股刺鼻的氣味瞬間瀰漫整棟大樓，引來眾多師生抗議。

「從此以後，我再也不敢在實驗室裡用氨了。」他在《思想實驗室》的訪談中，帶著笑意回憶這段往事。

這段插曲聽來像是一則工程師的寓言：在理論模型中，氨是太空熱控系統的理想介質；但在現實的辦公大樓裡，它首先是逼人逃竄的臭味。公式本身沒有錯，但現實世界永遠比公式更複雜——它包含了人、成本、風險，以及必須為後果負責的工程師。

高柏科技技術專家、清華大學榮譽退休教授林唯耕 ，曾任職於美國 OAO 工程部熱流組，深耕電子構裝散熱與熱管技術多年。隨著 AI 浪潮席捲全球，他鑽研一輩子的老問題再次被推向科技產業的核心：當晶片運算速度無止境攀升，那股伴隨而生的熱，究竟該往哪裡去？

熱不會讀新品發表會

科技巨頭在發表會上熱衷於談論大型語言模型、GPU 規格與驚人的算力。這些詞彙在投影片上光鮮亮麗，彷彿進步毫無邊界。然而，每一次數位運算都紮實地發生在實體晶片上。晶片會發熱、材料會疲勞老化，一旦設備過熱，系統便會降頻保護。在物理現實面前，再動聽的發表會敘事也必須低頭。

回顧個人電腦發展早期，晶片幾乎不需專屬散熱元件。隨後，鋁製鰭片、風扇、熱管到均溫板逐一登場。這段歷程常被視為技術升級，其實更像是對空間的極限勒索：晶片功率翻倍，發熱源的面積卻沒變大，機箱空間也不可能無限擴張。

林唯耕指出，散熱設計的核心只有三要素：功率、熱源面積與空間限制。他舉例，在標準的 1U 機箱中，若發熱面積約為三十乘三十毫米，氣冷系統在達到八百瓦時就會面臨瓶頸。這並非固定的物理常數，而是取決於空間、面積與氣流的動態平衡。最現實的代價在於，風扇轉速提升的背後，是噪音、電力損耗與空間占用。

因此，「液冷技術」的興起並非單純為了追求酷炫，而是算力密度提升後的必然選擇。它能更精準地帶走晶片廢熱，卻也將新的挑戰帶入機房：漏液風險、流道堵塞、材料相容性，以及維運時的難度。工程的進步，本質上鮮少是徹底消滅問題，更多時候是選擇一組「比較值得承擔」的新問題。

太空教他的，不是把答案搬回地面

太空熱控工程之所以迷人，是因為它剝奪了地球上最常見的散熱工具。在真空宇宙中，沒有空氣能讓風扇製造對流；受光面溫度破百度，陰影處卻極度嚴寒。工程師必須純粹仰賴熱傳導、熱輻射，以及熱管與環路型熱管（LHP）來搬移熱能。

熱管運作的關鍵在於「相變」——液體蒸發時吸收大量潛熱，冷凝後重回循環。林唯耕比較了銅與水的熱傳導能力：在他設定的特定條件下，實心銅塊約能傳導 120 瓦的熱能；但若每秒有一立方公分的水發生蒸發相變，移熱量可瞬間拉升至 2.4 千瓦（kW）。他強調「每秒」的觀念，因為散熱談的是動態流動速率，而非靜態的冷卻魔法。

儘管如此，太空科技並不能直接套用到地面。太空元件因考量重量、功耗與維修難度，偏好無馬達幫浦的被動式設計；但地面 AI 伺服器面臨更高的熱負載與環境溫度，往往仍需幫浦驅動流量。當年那場「氨氣洩漏」事故正是最好的提醒：技術是否「先進」，與它是否「適合」當下的場景，始終是兩回事。

好論文，為什麼仍可能造不出好產品

學術研究致力於證明「可行性」，而工業現場則要求「可重複性」——不僅要能運作，還得確保每台出廠的設備都不漏水。林唯耕將此定義為「從 0 到 1」與「從 1 到 100」的差別。後者涉及良率、成本、公差與客戶信任。論文中那次最完美的實驗數據，在產線上往往未必管用。

他從不避談失敗。在高柏科技早期與學界合作時，也曾遇過實驗數據無法複製，或研究方向偏離產業需求。這未必是雙方努力不夠，而是彼此對「成功」的標準不同。為了解決這道鴻溝，高柏科技推動「柏苗啟航創新培育計畫」，每年投入逾千萬資金與成大、中山、台科大等校合作，並指派專業人才在過程中持續微調、校正，確保研發貼近產線現實。

他分享了近期一項液冷工質校正專案。團隊使用非侵入式的超音波流量計進行觀測，但由於儀器預設以「水」校正，換成其他化學流體後讀數便出現誤差。最初嘗試用幫浦壓差推算，卻發現缺乏重複性，數據甚至推導出不合理的蒸發率。最後團隊回歸基本面，改用秤重法搭配能量平衡進行交叉驗證，才讓數據成功收斂。

這個故事真正的價值不在於「產學雙贏」的口號，而在於那段不夠優雅的挫折：假設失效、數據混亂、方法砍掉重練。也正是在這種時刻，企業需要的不只是會算數的人才，而是能洞察研究何時「走鐘」，並有權力喊停、要求重來的關鍵決策者。

林唯耕坦言，過去在校園裡總認為「技術第一、成本第二」，進入商界後才驚覺行銷與信任關係往往才是關鍵。這番話雖然不如科技突破那樣動聽，卻是產品能否進入市場的殘酷真相。再卓越的散熱設計，若無法穩定生產或贏得客戶信任，也僅止於一份精美的報告。

AI 會給答案，誰來負責出貨？

訪談尾聲，主持人國威提出了一個時代難題：假設 AI 能在彈指間生成散熱架構、材料配方與流道設計，企業該選擇全面擁抱 AI 的速度，還是保留緩慢但穩定的工程驗證，以規避潛在的失效風險？

林唯耕拒絕落入二選一的框架。他的觀點是：兩者並存。AI 擅長處理資訊、生成草案；但工程師仍須實作原型，進行嚴苛的性能與可靠度測試，最終由人決定是否出貨。這並非盲目崇拜人類直覺，而是基於一項事實：AI 的資料庫裡，通常沒記載下一次「意外洩漏」或「材料疲勞」的細節，且模型永遠無法為量產結果擔負法律與商業責任。

在 AI 時代，最稀缺的未必是熟練下指令（Prompt）的人，而是具備這種能力的人：能預判答案可能在哪裡出錯、能設計實驗將問題「逼」出來，並且願意為最終的量產品質負起責任。

大眾習慣將雲端想像成輕盈、無重量的空間。但現實中，雲端是由龐大的機房架構而成，裡面裝滿了晶片、管線、泵浦與冷卻液。虛擬算力的每一次擴張，都會在實體世界留下發熱的足跡。散熱工程師的價值，就是不讓這筆物理帳單，被埋沒在光鮮亮麗的投影片背後。

本文轉載自宜特小學堂〈CoWoS, EMIB, SoIC等先進封裝如何精準貼裝且順利重焊(Rework)？〉，如果您對半導體產業新知有興趣，歡迎按下右邊的追蹤，就不會錯過宜特科技的最新文章！

一顆高階 AI 伺服器晶片的成本動輒百萬台幣，若只因焊接不良就直接報廢，無疑是研發預算的一大惡夢！如何把昂貴晶片毫髮無傷地拆下、清理乾淨電路板，再精確地焊回去，是極具挑戰的技術門檻。這場高難度的「晶片手術」該怎麼完成？

隨著 ChatGPT、生成式 AI 與大語言模型（LLM）的爆發，輝達（NVIDIA）的 Blackwell（如 B200）、Ultra系列，以及 AMD、英特爾（Intel）的高階伺服器晶片，都高度依賴 2.5D / 3D 異質整合先進封裝技術。

為了追求運算極限，晶片不再只是單一矽晶圓，而是 CPU、GPU 和好幾顆 HBM（高頻寬記憶體）用先進封裝「拼貼」在一起。這導致整個封裝完的晶片尺寸變得奇大無比，隨便就突破 90 X90 mm的尺寸，這在以前的消費性電子，例如手機晶片頂多 15 X15 mm，是難以想像的大小。

一顆高階 AI 晶片的報價動輒幾萬美金，如果在最後打上印刷電路板（PCBA）時，才因為焊接不良（如冷焊、橋接）導致測試失敗，若要整顆報廢，所費不貲。這時，就是「返修系統」上場的時候！如何完美地拆下這顆昂貴的晶片、清理乾淨電路板，再精確地焊回去，是極高難度的維修門檻。

面對晶片巨大化的硬體挑戰，業界普遍遵循的 IPC-9701 規範（焊接性能與可靠度實驗標準）也更加嚴格。從組裝到 Rework（重工）都是重要環節；所謂 Rework，就是將已組裝的元件拆下、修復或更換後再重新組裝，尤其適用於高價值元件的修復與再利用，也是確保 AI 伺服器在高溫、高負載環境下維持可靠度的關鍵。

本文將探討在 AI 算力大爆發的時代下，如何提供一套能跨越物理限制、確保高良率與高可靠度的「大尺寸晶片貼裝與自動返修關鍵解決方案」，協助AI供應鏈上下游克服硬體演進的最後一哩路。

一、AI伺服器晶片巨大化帶來的製程痛點

近期業界最常面臨的痛點是：「現在的大尺寸晶片可能達到 150x150mm，能用什麼工具貼裝？晶片重工維修時又該如何確保品質？」

（一） 現有設備的尺寸限制：

現行普遍的貼片設備（Pick and Place, P&P）受到物理限制，最大僅能支持邊長約 90×90 mm 的元件，面對現今尺寸動輒超過 90×90 mm 的巨型晶片，已完全無法滿足對位與貼裝的需求。

（二） 手工返修帶來的重工風險：

當大尺寸晶片需要進行重工（Rework）或維修時，若使用傳統人工或非專用設備加熱，容易導致以下缺陷：

1. PCB剝離（Peeling）：因加熱不均勻或過熱，導致印刷電路板層壓結構受損。

2. 零件燒焦與冷焊（Cold Solder）：溫控不精準導致元件表面燒焦，或是錫膏未完全熔化而形成冷焊，嚴重影響焊接品質。

3. 焊墊缺陷：傳統人工除錫製程中，容易因物理接觸刮傷或拉扯，造成電路板焊墊（Pad）損壞。

二、解密「晶片手術」：高階返修與自動除錫技術

從上面的案例可以了解，在面對大型 AI 晶片的貼裝與返修，真正的挑戰不只是「拆下來再焊回去」，而是如何在不傷害晶片與電路板的前提下，精準完成拆除、除錫、對位與重焊。要完成這場高難度的晶片手術，尺寸、精度、溫控與除錫，每個環節都是關鍵。

因此，專為大型晶片開發的「高精度返修系統解決方案」誕生了！透過精準的溫控技術與光學對準功能，確保BGA元件的可靠拆裝與高效返修，避免因焊接不良導致的損毀。

（一）超大尺寸晶片的也能拆裝：

現行普遍的貼片設備（Pick and Place, P&P）受到物理限制，最大僅能支持邊長約 90×90 mm 的元件，面對現今尺寸動輒超過 90×90 mm 的巨型晶片，已完全無法滿足對位與貼裝的需求。

（二）高精度光學對位控制更精準：

晶片拆下後，要重新對準電路板上的焊點並不容易。透過高解析彩色相機與光學影像重疊技術，可微調 Theta 角與 X／Y 軸，將對位精度控制在 ±25 μm 以內，降低貼裝偏移的風險。

（三） 複合溫控提升受熱均勻度：

大型晶片若局部溫差過大，可能造成基板翹曲甚至損傷，採用大功率紅外線（IR）結合熱風循環複合加熱，並配備即時監控系統，確保大面積基板受熱均勻，避免板材翹曲或損傷。

（四） 不傷板清理殘留焊錫：

晶片移除後，電路板上仍會留下殘錫，傳統人工除錫可能增加焊墊受損的風險。自動吸錫技術則能以完全不接觸 PCBA 的方式，自動把殘錫吸取乾淨，徹底杜絕手工除錫帶來的焊墊損壞缺陷 。

三、實際案例分享

宜特經常收到客戶緊急送修、搭載大型 AI晶片的高價伺服器主機板。為了兼顧「高精準貼裝」與「無損維修」，以下是我們將核心技術應用在真實案例的分享。

案例一：大尺寸晶片（> 90 X 90 mm）光學對位貼裝

客戶研發出一款全新的超大尺寸AI晶片，常規SMT（表面黏著）產線根本無法精準貼裝，也會擔心焊接過程溫度不均，導致高價晶片損壞，而以下是我們針對大型晶片的貼裝流程建議。

1. 精密光學重疊對位（Optical Superposition）：
在實機對位時，系統配置了5 MP GigE高解析彩色相機，利用光學影像重疊技術，將晶片接腳（下圖的橘點）與電路板焊墊（下圖中的綠方塊）的影像同時呈現在螢幕上。
工程師就能非常直覺地在畫面上進行Theta角度微調（旋轉修正與 X-Y 軸向微對齊，將貼裝精度控制在極精準的±25 μm以內。當對位完成，真空吸嘴便會自動放開，安全地將元件放到極其精準的座標上。

2. 即時溫控多點監控（Real-time Profile）：
在焊接階段，系統採用大功率紅外線（IR）與熱風循環複合加熱。我們在電路板上拉出多達7個位置的溫度感測線（熱電偶），在螢幕上即時繪製動態溫度Profile曲線。此技術能確保這顆超大晶片的每一處受熱都完美均勻，徹底杜絕了傳統加熱不良導致的翹曲（Warpage）、零件損壞或焊接問題。

案例二：高價大尺寸 BGA 元件無損重工返修（Rework）

當客戶測試完的 AI 伺服器主機板上的大尺寸晶片，因焊接不良需要更換。此時最擔心的是拆下舊晶片後，人工清理電路板殘錫可能會刮傷、扯斷脆弱的焊墊（Pad），導致整片百萬級主機板報廢。
針對此案例，我們以自動無接觸的除錫手法解除了人工除錫可能刮傷焊墊的問題，將焊墊損傷機率降為零，讓後續重新貼裝（Remount）的新晶片能夠再次擁有完美的焊接基底。

四、自動無接觸除錫技術（Auto Scavenger）：

當系統自動將舊晶片安全解焊並移除後，電路板上留下了參差不齊的殘錫。此時，「Auto Scavenger 自動吸錫模組」立即啟動。這是一個完全獨立的智慧模組，不需要操作人員費時設定。吸嘴會自動下降至板材上方，在「完全不與PCBA發生物理接觸」的前提下，自動、快速地將殘留焊料吸取乾淨。

隨著 2.5D／3D 先進封裝技術發展，AI 晶片越做越大、成本也越來越高，一旦焊接出問題，直接報廢的代價可不小。如何在不傷害晶片與電路板的情況下完成返修，並確保後續使用的穩定與可靠，也成為 AI 晶片製程中越來越重要的一環。

本文出自 www.istgroup.com

本文轉載自宜特小學堂〈矽光子可靠度驗證該依循哪個規範？當老規範GR-468遇上新科技，系統如何順利Bring-up？〉，如果您對半導體產業新知有興趣，歡迎按下右邊的追蹤，就不會錯過宜特科技的最新文章！

矽光子晶片量產元年已在眼前，但業界至今仍缺乏一套專屬標準，最權威的依據是問世逾廿年的經典規範「Telcordia GR-468」。面對日新月異的矽光子與 CPO 技術，這套「老規範」是否還能扛得起驗證重任？

台積電在 2026 年技術論壇中明確指出，隨著製程邁入 2 奈米奈米片（Nanosheet）時代，AI 算力的延續必須仰賴《晶片版三層蛋糕論》，涵蓋運算、異質整合與 3D IC，以及最關鍵的「光子（Photonics）」。誠如台積電高層所言：「談到運算能力，電子無可匹敵；但談到訊號傳輸，光子則更勝一籌 。」

未來資料中心的傳輸勢必由電子轉向光學，而台積電的矽光子先進封裝平台 COUPE（緊湊型通用光子引擎，Compact Universal Photonic Engine） 也已搭載到基板上，並宣告今年將進入量產階段。NVIDIA、Intel、Broadcom 等大廠也爭相搶進 CPO（Co-Packaged Optics，共同封裝光學）賽道。

然而，當光電元件從「獨立模組」轉向「高度整合」的晶片封裝時，可靠度驗證的複雜度已不可同日而語。

面對工程師最常問的：「那規範在哪裡？」

實務上，目前業界針對 CPO 或矽光子產品還沒有單一且完全專屬的標準，最權威的依據仍是經典的 Telcordia GR-468。但在高度整合的趨勢下，這套傳統驗證邏輯正迎來前所未有的挑戰。

之前我們已從矽光子元件組成與決定效能的關鍵（閱讀更多：「光」革新突破半導體極限　矽光子晶片即將上陣），進而分享對應的解決方案（閱讀更多：矽光子開發遇到什麼瓶頸？），以及如何突破矽光子量產的核心難關（閱讀更多：矽光子CPO量產見曙光！從「漏電」到「漏光」如何迎刃而解？）。

亦針對光子積體電路（PIC）的五大關鍵部件，詳細剖析其常見故障模式（閱讀更多：為什麼 AI 晶片需要「光」？拯救超貴晶片的「矽光子眼科醫生」大解密！）。
本文將從光通訊規範 Telcordia GR-468 的角度，分享如何終端系統應用，回推到模組、元件與製程層級，矽光子系統如何順利 Bring-Up（啟動調試）與量產導入。

一、Telcordia GR-468 究竟是什麼規範？還堪用嗎？

電信級　Telcordia GR-468　是由通訊權威機構　Telcordia Technologies （前身為為美國貝爾通訊研究公司 Bellcore）於 2004 年釋出的核心規範（GR-468-CORE）。儘管它問世已久，但其嚴謹的測試架構，至今仍是全球矽光子元件進入 AI 伺服器供應鏈時，最被系統客戶採用的可靠度驗證依據。

Telcordia GR-468 這項規範的核心價值在於其「跨領域的覆蓋力」。

（一） 涵蓋完整光電鏈：包含雷射二極體（Laser Diode，簡稱 LD）、光電二極體（Photodiode，簡稱 PD）、電吸收調變器（Electro-Absorption Modulator，簡稱 EA Modulator）和 LED 等相關光電元件。

（二） 封裝層級延伸：GR-468 依「組裝完成度」將待測物分為多個封裝層級（Assembly Level），測試對象可從晶圓到單一晶片，延伸至次模組，仍至整顆光模組，從不同層級對應不同測試條件與驗證深度。

（三） 環境模擬：GR-468 規範嚴格區分機房溫控環境（Central Office，簡稱 CO）與戶外無空調環境（Uncontrolled Environment，簡稱 UNC），不同環境對應不同溫度範圍與應力條件，讓驗證條件貼近真實系統場景，這正是系統端最在意、也最容易在早期被低估的風險來源。

例如，應用於資料中心機房的設備，長期處於溫控環境，溫度與濕度波動小，應力條件相對溫和，驗證重點在於長時間的穩定運作。而隨著 AI 應用場域的擴張，例如：馬斯克計畫將 AI 運算中心送入外太空，若設備處於戶外或無空調環境（Uncontrolled Environment, UNC），將面臨劇烈的溫度波動、濕熱與高環境應力，極端溫差將嚴苛考驗封裝材質與光學對位的穩定度。

（四） 定性與定量並重：Telcordia GR-468 除了可藉由「定性測試（Qualitative Tests）」判別是否符合規範（Pass 或 Fail）、是否可量產導入，亦可透過「定量測試（Quantitative Tests/ Aging Tests）」進行壽命推估（EOL）、可靠度模型建立與系統設計優化。

以上這些 Telcordia GR-468 的設計，讓可靠度驗證能隨產品成熟度逐步展開，非常符合矽光子系統 Bring-Up 與量產導入節奏。

二、為什麼矽光子元件跑完規範，系統還是掛了？

看來 GR-468 規範仍然寶刀未老，但為何在實際應用中，許多跑完規範的矽光子系統仍無法順利運作呢？
宜特觀察發現，即便產品通過了 GR-468 規範中的環境應力測試，開發者在系統 Bring-up 或長期運作時，依然會頻繁遭遇莫名的訊號衰減。

這是因為在 CPO 架構下，光、電、熱、機械四者間的交互影響極其複雜。傳統「通過/不通過（Pass/Fail）」的判定邏輯，已不足以偵測高度整合後產生的深層失效模式。

以下是矽光子走向系統整合時，最令工程師頭痛的兩大硬傷：

（一） 熱力學矛盾與 ELS（外置光源）的妥協：

負責核心運算的 GPU（圖形處理器）屬於高功耗熱源，運作溫度動輒攀升至 100°C，這與對熱極度敏感、工作溫度需壓制在 70°C 以下的光傳輸元件（雷射光源）產生了嚴重的熱力學矛盾。雷射光源受熱會導致啟動閾值電流指數型增加、波長變長（紅移），並加速元件內部缺陷擴散而縮短壽命。

為了化解這項矛盾，業界傾向 ELS（External Laser Source，外置光源），將雷射光源像電池一樣外掛。但這衍生了以下風險 ：

1. 高功率運作的老化（Aging under High Power）：

ELS 需供應極高光功率給多個矽光引擎，雷射在極高驅動電流下運作，內部的晶格缺陷會隨時間與高溫擴大，形成「暗線缺陷（Dark Line Defects）」，導致發光效率劇降。

宜特建議可執行HTOL（高溫操作老化測試）。在 85°C 或更高溫下持續通電數千小時，觀察光功率衰退曲線，以推算出產品是否能支撐 10 年以上的系統壽命。

2. 連接介面的脆弱性：

ELS 增加了連接介面，保偏光纖（PM Fiber）的過度凹折，或是接頭沾染微塵、插拔產生機械微裂痕，都會導致插入損耗（IL）升高，成為系統潛在的故障點。

（二） 異質整合的「應力」拉扯（CTE Mismatch，熱膨脹係數失配）：

矽光子晶片內含矽、三五族化合物、玻璃光纖與金屬，這些材料受熱後的膨脹程度（CTE）差異極大。例如矽晶片（2.6）與 PCB 板（15）甚至 UV 光學膠（50~100）之間巨大的應力差，在發熱時會產生劇烈拉扯：

1. 次微米級的對位挑戰：

光纖陣列（FA）與矽光晶片耦合時，對位精度要求在次微米級。一旦受熱產生Warpage（翹曲）或應力拉扯，輕則光路偏移，重則導致結構 Delamination（剝離）。
宜特建議可透過 TC（溫度循環測試）。在 -40°C 到 +85°C 之間劇烈變換，確認光學膠是否裂開，並嚴格監控 IL（插入損耗）是否超標，而非僅看元件是否能通電。

2. 膠材劣化與水氣滲透：

高溫高濕環境會導致固定用的 UV Epoxy（光學膠）發生老化、膨脹或潛變，直接造成訊號損失。
宜特建議可執行 THB（溫濕度偏壓測試，即85/85測試）。在 85°C/85% RH 環境下施加電壓 1000 小時以上，確保膠材在極端環境下的結構強韌度。

隨著矽光子與 CPO 架構的快速發展，可靠度驗證不該只是為了拿一張合格證書，而是要支撐系統長期的穩定運作。

目前的 Telcordia GR-468 規範環境要求, 主要分成機房溫控環境（簡稱 CO）與戶外無空調環境（簡稱 UNC），但在光通訊業者對故障經驗實務累積下, 以及未來更嚴苛的 AI 運算環境（例如太空軌道資料中心）需求下，現有標準已漸顯不足，IPEC 協會 2025 年可靠度執行協議針對光模組納入抗硫化、鹽霧、落塵等更嚴苛的環境測試，以滿足對可靠度的極致要求，相關供應鏈必須及早做好準備。

本文出自 www.istgroup.com