Original publish date:Jan 01, 2003
編輯 Agape 報導
科學家使用具有高介電常數的材質作為絕緣體﹐製造出以碳奈米管為導電通路的場效電晶體及邏輯電路﹐為電腦電路奈米化又提供了一線曙光。
由於電腦的運算速度取決於其中邏輯電路的設計及大小﹐如何將現有的半導體元件縮小而維持低功率的消耗﹐就成了開發工程師們努力研究的方向。當IBM與Intel都聲稱將量產最小線寬90nm的新一代電腦時﹐史丹福大學的Ali Javey所屬的研究小組﹐與康乃爾大學及普渡大學的科學家們合作﹐嘗試從分子電子學(molecular electronics) 的角度﹐來製造以碳奈米管為導電通路的場效電晶體及邏輯電路。
當電晶體的尺寸縮小時﹐技術上所面臨最大的挑戰﹐就是如何在極小的面積上繼續維持足夠的耦合電容來控制元件﹐以及如何解決因穿隧效應(因元件大小接近量子效應尺度)導致的漏電問題。現今的電晶體超過95%以上均以矽元素為原料﹐用來作為電極-導電通路之間絕緣體的則是SiO2。由於SiO2的介電常數不高(~3.9)﹐當電晶體電極面積縮小時﹐其耦合電容(與介電常數﹑電極面積成正比﹐與絕緣體厚度成反比)將無法繼續維持。這個限制使得以矽元素製造的電晶體面臨了技術上難以突破的瓶頸。
有鑒於此﹐Ali Javey等人﹐嘗試使用ZrO2(介電常數高達20~30)代替SiO2作為絕緣體。他們更使用原子層沉積技術(ALD, atomic-layer deposition) ﹐可以準確地控制ZrO2的厚度達到數奈米。如此﹐元件的耦合電容就不至受到尺寸縮小的影響。並且﹐Ali Javey等人所製造的電晶體﹐乃是以單壁碳奈米管為導電通路。因為碳奈米管可提供較高的電流密度﹐以及其中的電流載子在導電時不受到散射的影響﹐為ballistic transport。
Ali Javey等人是先在導電矽晶片基板(作為底部電極)上長了一層SiO2(作為底部電極與碳奈米管間的絕緣體) ﹐然後將單壁碳奈米管以化學氣相沉積( CVD﹐chemical vapour deposition) 的方式成長在SiO2上。在形成源極﹑閘級電極後﹐再以ALD將ZrO2均勻地鍍在元件表面。最後以電子束蝕刻的方式﹐將頂部電極選擇性地鍍於僅含碳奈米管的區域(防止頂部電極與源極﹑閘級之間的漏電及耦合)。
由於碳奈米管合成的條件﹐Ali Javey等人的碳奈米管電晶體是屬p-type的導電特性(電流隨著電極正電壓增加而減少)。如此製成的電晶體具有70mV/decade的subthreshold swing(決定元件尺度縮小的指數)﹐transconductance達6000 S/m﹐電流載子的移動率達3000cm2/Vs。這些數據與其它已知用碳奈米管作成的場效電晶體比起來﹐都有過之而無不及。除此之外﹐他們也將所製成的元件組成邏輯電路﹐也得到達60的電壓放大率﹐是現今碳奈米管邏輯電路中表現最好的。
經由將碳奈米管在氫氣中高溫加熱(400C一小時)﹐Ali Javey等人可製成屬n-type(電流隨著電極正電壓增加增加而增加)的碳奈米管電晶體﹐具有90-100mV/decade的subthreshold swing﹑600 S/m的transconductance﹑以及達1000cm2/Vs的電流載子移動率。雖然與其它已知用碳奈米管作成的場效電晶體比起來﹐已經是優越許多﹐但是要作為邏輯電路之用﹐還須在subthreshold swing及降低導電電阻上改進。
人們也許會問﹐與現有的MOSFET相比﹐Ali Javey等人的碳奈米管電晶體表現如何。由於兩種元件的基本結構不同(MOSFET﹕平面式導電通路﹐碳奈米管﹕圓柱形電通路) ﹐在其文章中﹐Ali Javey並沒有提供具體的答案。儘管如此﹐他們的研究成果仍為汲汲於電腦電路微型化的科學家﹐提供了另一個值得嘗試的方向。
原始論文：
Ali Javey et al., High-k dielectrics for advanced carbon-nanotube transistors and logic gates, Nature Materials 1, 241–246 (2002)
參考來源：
相關連結：
本文版權聲明與轉載授權資訊：
- 本文採用書面授權轉載模式，詳細著作權聲明與轉載規定請見 http://sciscape.org/copyright.php。
